Розробка принципової схеми заданого типу мікроконтролера та мікро-ЕОМ, структури зовнішнього пристрою та необхідних драйверів для периферійних пристроїв, страница 6

3) Організація ОЗП (ПЗП) на сторінці:

N_ВІС=  m_ШД / m_ВІС;

Як приклад розглянемо m_ШД = 8 біт;

m_ОЗП  = 8 біт;

m_ПЗП = 4 біти;

Тоді кількість ВІС на сторінці буде складати:

Для ОЗП N_ОЗП  = 8 / 8 = 1;

Для ПЗП N_ПЗП  = 8 / 4 = 2;

Дешифратор з 64 виходами не випускається. Тому потрібно використовувати реальні мікросхеми з нарощуванням розрядності (наприклад, 2 дешифратори 3 на 8 — К155ИД7) Входи D0 - D2 одного дешифратори підключаються до розрядів шини адреси А10 - А12, а входи іншого - до розрядів А13 - А15. Весь адресний простір розбивається на блоки по 8 сторінок. Дешифратор, що підключений до розрядів А10 - А12 вибирає сторінку в блоці, а дешифратор який підключений до розрядів А13 - А15 - блок в адресному просторі. При виборі сторінки активізуємі виходи в дешифраторів повинні надходити на входи елемента АБО, а вихід елемента АБО - на входи CS обраної сторінки. Виходи дешифратору, які вибирають не використовувані сторінки в даній роботі, залишаються вільними.

1.4 Підключення ПВВ

Для вибору пристрою по конкретній адресі необхідний дешифратор адреси. Цей дешифратор може бути побудований декількома способами:

1. На     логічних елементах (наприклад, декілька елементів І-НЕ). ПВВ вибирається подачею на його вхід CS логічного нуля. Адреса, по якому повинен з'явитися нуль, із шини адреси подають на входи логічної схеми. З появою на шині адреси потрібної адреси на виході елемента І-НЕ з'являється нуль. Цей вихід і підключається до входу CS.

2. На ІМС дешифратора. Входи CS пристроїв підключаються до виходів дешифратора, виходи при цьому повинні бути з інверсією. А входи дешифратора підключаються до шини адреси. З появою на шині адреси потрібної адреси активізується один з виходів дешифратора й вибирається пристрій підключене до цього виходу.

3. На основі ПЗП. Входи CS пристрої підключаються до інформаційних виходів ІМС ПЗП. В комірці ПЗП за адресою, що відповідає адресі пристрою, повинно бути записано число, при звертанні до якого на розряді інформаційного виходу, до якого підключене ПВВ, повинен з'явитися нуль.

У цьому курсовому проекті використаються периферійні ВІС КР580ВИ53 і КР580ВВ55. ВІС КР580ВИ53 – це програмувальний інтервальний таймер. Він призначений для організації роботи МПС у режимі реального часу:

¨  Для формування сигналів, з різними й тимчасовими й частотними характеристиками.

¨  Для формування стробуючих сигналів.

¨  Для керування роботою різних керуючих пристроїв.

Виходи OUT0 - OUT2 залишаються вільними, їм повинні підключатися пристрої, що використають сигнали формовані цією ВІС.

ВІС КР580ВВ55 - програмувальний паралельний інтерфейс. Він призначений для здійснення обміну інформацією в паралельному коді між мікропроцесором і різними ПВВ. Ця ВІС може працювати в трьох режимах:

Режим1: синхронна програмно-керуюча передача даних у паралельному коді через 3 незалежних 8-розрядних канали А, В, С. Допускається розбивка каналу С на 2 4-розрядних канали С1 і С2.

Режим2: асинхронний ввід-вивід через два незалежних 8-розрядних канали А и В. Виводи каналу С використаються для прийому й видачі сигналів керування або квітування.

Режим3: асинхронний ввід-вивід тільки через 8-розрядний канал А. Для прийому й видачі сигналів керування використаються виводи каналу C, канал В може працювати в режимі 1, або в режимі 2.

У розроблювальної МПС виводи каналів А, В, і С залишаються вільними, до одного з них повиннен бути підключений РІС16.