Вивчення структури центрального процесора , склад та призначення шин адреси , даних та керування ; часові діаграми та умови формування сигналів на шинах адреси, даних та керування; розробка програми на Асембле, страница 8

INT  (Interrupt request — запроснапрерывание) — входной сигнал с низким

Активным уровнем.

Записьинформации в ОЗУ производится по сигналу WR в течении времени t ЗАП. Однако, предварительно на адресних линях должен бать установлена  дрестой ячейки памяти, в которую не обходимо поместить данные. 

RESET  (Reset — сброс) — входной сигнал с низким активным уровнем, имеет Самый високий приоритет. Длительность сигнала сброса — не менее 3 периодов Тактирующего сигнала. Вовремя действия сигнала сброса адресная шина и шина Даннях переводяться в состояние високого импеданса,  а для всех управляющих Выходных сигналов устанавливается неактивный урівень или високо-импедансное состояние. После снятия сигнала RESET       МП начинает выполнение программы, начало которой находится в ячейке памяти с нулевым адресом.          

Структурна  схема  модуля  сполучення  буде  мати  вигляд,  показаний  у  додатку  1.                          

5.Розробка  схеми  дешифратора адреси

За  умовою  завдання  номер  порту  РА  відповідає  12  у  десятковій  системі  числення.  Відповідне  зображення  в  двійковій  та  шістнадцятирічній  системах  числення  номерів  портів  у  прямому  та  інверсному  кодах  наведено  у  таблиці  12.

Таблиця  12                                                                                                                                        

Отже,  логічна  умова,  котру  повинен  реалізувати  дешифратор,  буде  мати  вигляд :

  =  A7 + A6+ A5 + A4 +  +

З  урахуванням  команд  Чт  В/В  та  Зп  В/В,  які  передаються  сигналом  логічного  нуля,  підсумкова  умова  прийме  вигляд

 =  A7A6A5A4* (  + ).

Тобто  для  реалізації  дешифратора  адреси  беремо  7-входовий  елемент  І-НЕ,  формуючий  сигнал  CS,  у  якості  якого  обираємо  К155ЛА8,  два  інвертори  для  формування  сигналів  А3  та  А2,  у  якості  яких  обираємо  мікросхеми  К155ЛН1,  та  двовходовий  елемент  АБО,  у  якості  якого  обираємо  мікросхему  К155ЛА13.

Принципова  схема  дешифратора  адреси  наведена  у додатку 2 .

6.Розробка загальної принципової схеми  модуля сполучення

При  розробці  принципової  схеми  підключаємо  обрані  елементи  та  розроблені  блоки  відповідно  до  структурної  схеми.

Для  розроблюваного  модуля  сполучення  відповідно  до  структурної  схеми  здійснюємо  електричні  підключення  наступних  вузлів: 

-  двонаправленого  шинного  формувача  ШФDB;

-  дешифратора  адреси  ДА;

-  шинних  формувачів  з’єднання  портів  з  об’єктом.

У якості  ШФDB  обираємо  мікросхему  КР580ВА86,  яка  забезпечує  передачу  інформації  по  8  розрядах.  Отже,  для  передачі  8-розрядного  слова  використовуємо  одну  таку  мікросхему,  входи  А7 – А0  з’єднуємо  з  системною  магістраллю,  а  виходи  В7 – В0 – з  входами  буфера  даних  ВІС  інтерфейсу.  Тому  що  обмін  даними  при  виборі  модуля  повинен  здійснюватись  тільки  відповідною  адресою,  треба  вхід  ШФDB  підключити  до  виходу  ДА.  При  низькому  рівні  сигналу  на  вході  ДА  та  низькому  рівні  команди  Чт В/В  дані  будуть  передаватися  з  магістралі  у  ВІС,  при  відсутності  сигналу – з  буфера  ВІС  на  магістраль.  Принципова  частина  схеми  підключення  ШФDB  показана  у  додатку  3.  ШФ  для  вводу  даних  в  порти  РА  та  РВ  повинні  забезпечити  передачу  байтів  при  появі  інформації.  Отже,  шини  даних  від  об’єкта  повинні  бути  підключені  до  входів  ВВ,  а  входи  приймачів   D0 – до  портів.  Для  передачі  даних  в  такому  напрямку  сигнал  CS  повинен  бути  низьким,  а  BS – високим.