 |
Рисунок 5.5 — Структурная схема генератора (модулятора)
n – разрядность устройства.
В ROM хранится таблица из 2n отсчётов для одного периода генерируемого колебания. Отсчёты рассчитаны и записаны заранее. SM и RG образуют накапливающий сумматор, который формирует последовательность адресов для чтения ROM.
Принцип работы такого генератора:
За один такт частоты fД при N=1 адрес изменится на единицу, а фаза отсчёта на 2p/2n. При N = 1 и Y = 0 за 2n тактов частоты fД на выходе получим один период колебания, имеющего частоту fД/2n. В общем случае, получим колебание частоты N·fД/2n. Разовое воздействие единицы старшего разряда на входе B изменяет фазу выходного колебания на 180°.
В качестве обозначений переменных примем имена выводов ИС:
X – отсчёты информационного сигнала, имеющего частоту манипуляции FТ.
Y = f(X) – отсчёты сигнала, обеспечивающие нужный вид модуляции.
N – номер “гармоники”, который соответствует шагу изменения адреса.
B – управляющее воздействие.
D – сформированное значение адреса.
A – адрес, подаваемый на ROM, для чтения отсчёта из таблицы.
Q – отсчёты выходного колебания, следующие с частотой fД.
Для перехода от структурной схемы прототипа к схеме алгоритма нужно:
· Расположить имеющиеся блоки по вертикали, а не по горизонтали.
· Параллельно работавшие блоки выстроить последовательно.
· Организовать циклы с учётом частоты повторения операций обработки.
· Учесть специфику и возможности цифровой обработки.
· Разукрупнять блоки, ориентируясь на набор операций процессора
Обратим внимание, что цепи ввода и преобразования информационного сигнала работают на частоте FТ, а остальные цепи устройства работают с частотой fД. Поэтому структура алгоритма передатчика будет подобна структуре, изображённой на рисунке 5.4.
Алгоритм работы цифрового генератора (модулятора) на языке Pascal получаем путём анализа схемы, изображённой на рисунке 5.5:
Внешний бесконечный цикл с частотой манипуляции FT.
READ(X); {Ввод информационного символа из порта}
Y := f(X); {Преобразование для получения нужного вида модуляции}
B := N + Y; {N обеспечивает частоту сигнала, Y - модуляцию}
Внутренний цикл с частотой дискретизации fД..
D := A + B; {формирование очередного адреса в сумматоре}
B := N; {оператор обеспечивает однократное действие Y}
A := D; {сохранение адреса в регистре}
Q := M(A); {чтение отсчёта из ячейки памяти с адресом А}
WRITE(Q); {вывод отсчёта генерируемого колебания в порт }
Рисунок 5.6 — Базовая конфигурация системы с ADSP-2189M
Режим с полным объёмом памяти. Выводы WR и RD не разведены. Цепи питания к процессору не подведены.
Для получения относительной фазовой модуляции по правилу таблицы 5.1 достаточно выполнить f(X) как преобразование символа “1” в число с единицей в старшем разряде.
При построении структурной схемы устройства можно ориентироваться на рисунок 5.6, где изображена базовая конфигурация ADSP-2189M, и рассуждения, приведенные в разделе 2. Неиспользуемые узлы следует исключить.
Пример начального этапа проектирования блока управления для АТС имеется в [, Нехаев, п.5.2.2]
В результате выполнения начального этапа проектирования рассмотрены:
· Общая структурная схема передатчика или приёмника и параметры канала.
· Подробная структурная схема проектируемого устройства или узла и физика его работы.
· Перечень обозначений физических переменных в устройстве.
· Выбор и обоснование параметров устройства.
· Обобщённый алгоритм работы устройства, записанный на Pascal’e, с комментарием на физическом уровне
Обобщённый алгоритм – это алгоритм, не привязанный к системе команд конкретного процессора. Разработка программного обеспечения является вторым крупным этапом проектирования устройства на процессоре. На этом этапе предстоит рассмотреть:
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.