Разработка дискретного устройства (ДУ). Синтез преобразователя параллельной формы сигнала в последовательную, страница 16

S0 = 000;

S1 = 001;

S2 = 000;

S3 = 010;

S4 = 100.

Составим обобщённую таблицу истинности (таблица 11), в которой отобразим сигналы, подаваемые на информационные входы соответствующих триггеров. Необходимые сигналы определим из логики работы JK-триггера согласно таблице 10.

Таблица 10 – Таблица переходов JK–триггера.

Вход J	Вход K	Выход Q n+1
1	0	1
0	1	0
1	1	Q n
0	0	Q n

В обобщенной таблице истинности знаком «~» будем помечать безразличные значения сигнала.

Таблица 11 – Обобщенная таблица истинности асинхронного аппарата, реализованного на j-k триггерах

X	Y1(t)	Y2(t)	Y3(t)	Y1(t+1)	Y2(t+1)	Y3(t+1)	Z	Yj1	Yk1	Yj2	Yk2	Yj3	Yk3
0	0	0	0	0	0	0	0	0	~	0	~	0	~
0	0	0	1	0	0	0	~	0	~	0	~	~	1
0	0	1	0	0	1	0	1	0	~	~	0	0	~
0	0	1	1	0	1	0	~	0	~	~	0	~	1
0	1	0	0	1	0	0	1	~	0	0	~	0	~
0	1	0	1	1	0	0	~	~	0	0	~	~	1
0	1	1	0	~	~	~	~	~	~	~	~	~	~
0	1	1	1	~	~	~	~	~	~	~	~	~	~
1	0	0	0	0	1	0	~	0	~	1	~	0	~
1	0	0	1	0	0	1	0	0	~	0	~	~	0
1	0	1	0	1	0	0	~	1	~	~	1	0	~
1	0	1	1	~	~	~	~	~	~	~	~	~	~
1	1	0	0	0	0	0	~	~	1	0	~	0	~
1	1	0	1	~	~	~	~	~	~	~	~	~	~
1	1	1	0	0	0	0	~	~	1	~	1	0	~
1	1	1	1	~	~	~	~	~	~	~	~	~	~