Разработка аппаратных средств МПС. Разработка структурной схемы МПС. Разработка микропроцессорного блока, страница 3

Блок управления и индикации CPAN предназначен для ввода в МПС служебных данных и команд, а также вывода значений некоторых уставок (констант) и информации о состоянии объекта. Блок подключается к шинам BA, BD, управляется сигналами IORD, IOWC и сигналом с DCIO. При нажатии клавиши, блоком формируется сигнал запроса прерывания INT.

На рис.1 представлена разработанная структурная схема МПС.

2.2. Составление карты адресов

В соответствии с техническим заданием, используется  сплошная адресация без разделения на подсистемы. Таким образом, в соответствии с параметрами однокристальной микроЭВМ имеется возможность адресации 64Кбайт памяти программ и 64Кбайт памяти данных, на которую также отображаются внешние устройства. Для обеспечения функционирования  и возможности модификации МПС, а также изменения алгоритма функционирования, выберем ПЗУ и ОЗУ объемом 4Кбайт.  Таким образом, для адресации ячеек внутри ПЗУ и ОЗУ необходимо задействовать 12 разрядов адреса A0-A11.

Поскольку стартовым адресом процессора является адрес 0000h, то ПЗУ должно включать в себя этот адрес. Помимо этого, для организации обработки прерываний, необходимо разместить вектора прерываний в области памяти 0003h – 0023h, то есть ПЗУ должно содержать эти адреса. Для внешних устройств выберем диапазон адресов FF00h – FFFFh, таким образом, получим достаточное пространство как для программ и данных так и для внешних устройств, что позволит расширить возможности системы в случае необходимости.

С учетом вышесказанного выберем диапазоны адресов, приведенные в табл. 2.

Табл. 2.

Карта адресов памяти.

Память	Диапазон адресов
RAM	0000h – 0FFFh
ROM	1000h – FEFFh
IO	FF00h – FFFFh

Адреса, используемые при обращении к внешним устройствам, представлены в табл. 3:

Табл. 3.

Карта адресов внешних устройств (разряды адреса A8-A15 равны 1).

БИС	Порт	А7	А6	А5	А4	А3	А2	А1	А0	HEX
Регистр ХУ КР1554ИР22	D	0	0	0	0	0	0	0	0	FF00h
АЦП	U1	0	0	0	0	0	1	0	0	FF04h
	U2	0	0	0	0	0	1	0	1	FF05h
	U3	0	0	0	0	0	1	1	0	FF06h
	STAT	0	0	0	0	1	0	0	0	FF08h
КР580ВВ79	CODE	0	0	0	0	1	1	0	0	FF0Ch
	DATA	0	0	0	0	1	1	0	1	FF0Dh
ЦАП	DATA	0	0	0	1	0	0	0	0	FF10h
Регистр IND	DATA	0	0	0	1	0	1	0	0	FF14h

Из таблицы видно, что разряды А1, А0 используются для адресации внутри устройств, а разряды А2, А3, А4 – для адресации собственно внешних устройств.

2.3. Разработка микропроцессорного блока