Разработка аппаратных средств микропроцессорной системы. Разработка модуля управления. Расчет электрического сопряжения по цепям адреса, страница 7

Внешние двоичные сигналы Х1 – Х4 поступают непосредственно на входы микроконтроллера P1.0 - P1.3 соответственно. Обработка внешних сигналов прерываний  (от аварийного датчика) и  (при отказе питания) также осуществляется в микропроцессорном модуле. Управляющие двоичные сигналы Y1 - Y3 вырабатываются микроконтроллером, в модуле IOU осуществляется увеличение нагрузочной способности по данным выходам.

Рис. 11. Схема модуля IOU

Преобразование входных аналоговых сигналов (напряжений) Х5 – Х7 в цифровую форму производится с помощью АЦП ADC08134 (DD8) фирмы National Semiconductor. Выбор данной микросхемы сделан исходя из следующих реализуемых микросхемой возможностей:

– последовательный вывод информации (оцифрованных значений Х5 – Х7) в микроконтроллер;

– наличия четырех мультиплексированных каналов ввода, три из которых используются для ввода требуемых сигналов;

– восьмиразрядное разрешение цифрового эквивалента обеспечивают допустимую погрешность обработки не более 1%;

– наличия встроенного источника напряжения уставки.

Последовательный вывод информации в микроконтроллер производится с помощью интерфейса NSC Microwire. Так как микроконтроллер AT89C52 аппаратно не поддерживает данный интерфейс, необходимо программно формировать все необходимые сигналы и их временные параметры. Выбор микросхемы производится низким уровнем сигнала , вырабатываемого на дешифраторе, на входе , который необходимо удерживать в течение всего цикла преобразования.

Сигналы Х5 – Х7 поступают на входы CH0, CH1, CH2 соответственно.

На вход DI необходимо подать управляющую последовательность для выбора соответствующего аналогового входа (сигнал ADCADDR, вырабатываемого на дешифраторе). Последовательность задается в течение первых четырех тактов работы АЦП после подачи низкого уровня сигнал  на вход . Необходимые для работы в нужных режимах варианты управляющей последовательности приведены в таблице 4.

Таблица 4. Варианты управляющей последовательности

START – старт-бит: 1 – для всех последовательностей.

SGL/DIF – бит признака дифференциальной обработки по двум входам. При SGL/DIF = 0 выходная цифровая последовательность определяется разностью значений сигналов на двух выбранных аналоговых  входах. При SGL/DIF = 1 цифровая последовательность определяется напряжением на одном из аналоговых входов относительно земли.

Биты ODD/SIGN и SELECT определяют активный вход при SGL/DIF = 1, а при SGL/DIF = 0 – по каким входам находится разность, а также ее знак.

Входной сигнал должен лежать в пределах от 0 до V_REF = +2,5 В. Напряжение уставки может быть задано с помощью внутрисхемного источника. Для этого необходимо соединить выводы V_{REF IN} ,V_{REF OUT}  по типовой схеме.

Выходная цифровая последовательность снимается разрядом RXD первого порта микроконтроллера с выхода DO АЦП.

Тактовые сигналы ADCCLK поступают на вход CLK АЦП с разряда T1 микроконтроллера.

В соответствии с рекомендациями по подключению выводов АЦП подключаем конденсаторы С3 К10-17-25-100 мкФ ± 20% и С4 (К10-17-25-10 мкФ ± 20%).

Для получения аналогового управляющего сигнала Y4 применим ЦАП AD557 (DD9) фирмы Analog Devices.