Разработка аппаратных средств микропроцессорной системы. Разработка модуля управления. Расчет электрического сопряжения по цепям адреса, страница 5

1.3.2   Организация шины управления ВС.

Выбор внешних устройств МПС производится на основе таблиц распределения адресов. Два старших бита адреса А15 и А14 используем для формирования сигналов ,  и сигнала разрешения дешифратора для формирования сигналов выбора внешних устройств.

Для аппаратной реализации обращения к внешним устройствам проанализируем адреса в битах А8, А9 и А10 записаны двоичные числа 0, 1, 2, 3, 4, 5 и 6, которые можно подать на адресные входы дешифратора и сформировать на его выходах необходимые команды выбора внешних устройств.

Остальные команды для шины управления формирует микропроцессор (см. табл. 3).

Таблица 3. Сигналы шины управления

Сигнал

Назначение сигнала

Выбор микросхемы внешнего ОЗУ

Выбор микросхемы внешнего ПЗУ

Строб сигнал "Чтение из внешней памяти"

Строб сигнал "Запись во внешнюю память"

Разрешение внешней программной памяти

Выбор АЦП

Выбор ЦАП

Выбор регистра кода сканирования клавиатуры

Выбор регистра кода считывания клавиатуры

C/D

Выбор регистра команд или данных

W/R

Задает цикл записи данных или чтения данных

E

Сигнал стробирования чтения или записи данных

Сигнал аварийной световой сигнализации

RST

Сигнал сброса контроллера

ADCADDR

Управляющую последовательность

ADCDATA

Выходная цифровая последовательность

ADCCLK

Тактовые сигналы

RGINCS

Выбор входного буферного регистра

Организация устройства управления внешними системами микропроцессора приведена на рис. 6.

Рис. 6. Формирование сигналов выбора внешних устройств МПС.

Выберем дешифратор DD3 типа КР1533ИД7, два логических элемента "2И-НЕ" типа КР1533ЛА3 (DD6.1, DD6.2), два логических элемента "НЕ" типа КР1533ЛН8 (DD4.1 и DD4.2), логический элемент "2ИЛИ" типа КР1533ЛЛ1 (DD5.1). Схема подключения буферного регистра представлена на рис. 7.

Рис. 7. Схема подключения буферного регистра

Таким образом, микропроцессорная система содержит 16-ти разрядную шину адреса BA, 8-ми разрядную шину данных BD и 13-ти разрядную шину управления BC. Эти шины объединяют не только микропроцессор и внешнюю память, но и клавиатуру, модуль индикации и модуль ввода-вывода.

Для ввода цифровых сигналов Х1, Х2, Х3 и Х4 в микроконтроллер AT89C52 от цифровых датчиков и для вывода цифровых сигналов Y1, Y2 и Y3 используются контакты Р1.0 – Р1.3 порта Р1, через буферный регистр КР1533ИР22 (DD13).

1.3.3  Тактовый генератор МПС.

Для генерации тактовой частоты будем использовать кварцевый резонатор. Схема подключения, которого представлена на рис. 8.

Рис. 8. Схема подключения кварцевого резонатора.

Выберем тактовую частоту микроконтроллера равную 12 МГц. Для этого подключим кварцевый резонатор РГ-05 – 12 МГц к выводам XTAL1 и XTAL2. В качестве конденсаторов С1 и С2 выберем в соответствии с рекомендациями емкости типа К-10-9-25В 30 пФ ± 10%


1.4  Разработка модуля памяти.

Модуль памяти состоит из двух микросхем памяти – микросхемы ПЗУ и микросхемы ОЗУ.

Схема ПЗУ приведена на рис. 9.

В качестве микросхемы ПЗУ была выбрана микросхема К573РФ6А [3]. Эта микросхема представляет собой перепрограммируемое ПЗУ со стиранием ультрафиолетовым излучением.