Разработка аппаратных средств микропроцессорной системы. Разработка модуля управления. Расчет электрического сопряжения по цепям адреса, страница 4

Таким образом, в области ОЗУ для адресации каждого внешнего устройства используется по 2⁸ = 256 ячеек.

Адрес ячейки памяти для адресации внешних устройств выполняет две функции. Во-первых, он является обычным адресом, поступающим на адресные входы ОЗУ по шине адреса. Во-вторых, он распознается на шине адреса устройством управления, которое подключает к шине данных соответствующее внешнее устройство. В результате обмен информацией между ячейкой ОЗУ и внешним устройством (например, АЦП), выполняется прямо, без участия регистров микропроцессора, который выдает только сигналы синхронизации.

Два старших разряда адреса А14 и А15 являются аргументами логической функции, реализованной в блоке управления и позволяющей вырабатывать сигналы шины управления ВС (таблица 1).

Таблица 1. Логическая функция, образованная адресами А15 и А14.

Распределим адреса, используемые при обращении к внешним устройствам (таблица 2).

Таблица 2. Адресация внешних устройств (младший байт).

Разряды А7-А0 могут непосредственно использоваться внешним устройством.

1.3   Разработка микропроцессорного модуля

1.3.1  Обращение к внешней памяти.

Микропроцессорный модуль представлен на рис. 4. Рассмотрим контроллер AT89C52 (DD1).

Цикл обращения к внешней памяти выполняется за два машинных такта. На первом такте на выходы порта Р0 (AD0 – AD7) поступает младший байт адреса ячейки памяти. Одновременно на выходы порта Р2 (A15 – A8) поступает старший байт адреса. Адреса на выходах портов сохраняются до момента следующего обращения к этим портам. На втором машинном такте на выходы порта Р0 (AD0 – AD7) может поступить байт данных для записи в выбранную ячейку памяти (режим записи) или на входы порта Р0 (AD0 – AD7) подается байт данных, прочитанный из выбранной ячейки памяти (режим считывания). Это обращение к порту Р0 уничтожит младший байт адреса. Поэтому его необходимо сохранить в буферном регистре. В качестве буферного регистра можно выбрать микросхему КР1533ИР22 (DD2).

Для записи младшего байта служит строб сигнал ALE, вырабатываемый микроконтроллером AT89C52 (DD1) на выходе 30.  В данной МПС нет необходимости переводить выходы регистра в третье состояние, т.к. микропроцессор – единственное устройство, управляющее шиной адреса. Поэтому вход  регистра заземлен.

Рис. 4. Микропроцессорный модуль.
Схема шин адреса и данных приведена на рис. 5.

Рис. 5. Организация шины адреса ВА и шины данных BD для

обращения к внешней памяти.