Информатика и выч. техника \ Микропроцессорные средства управляющих систем

Микропроцессоры. Структурная схема микропроцессорной системы. Разработка аппаратной части проекта для микропроцессора с ядром MСS 8051 (МК51), страница 8


Рисунок 6. Формирование сигналов выбора внешних устройств МПС.

Выберем дешифратор DD5 типа КР1533ИД7, логический элемент "2И-НЕ" типа КР1533ЛА3 (DD2, DD3), логический элемент "НЕ" типа КР1533ЛН1 (DD1, DD4), логический элемент "2И" типа КР1533ЛИ1 (DD6).

Таким образом, микропроцессорная система содержит 16-ти разрядную шину адреса BA, 8-ми разрядную шину данных BD и 13-ти разрядную шину управления BC. Эти шины объединяют не только микропроцессор и внешнюю память, но и клавиатуру, блок индикации и блок ввода-вывода (рис. 1).

Для ввода цифровых сигналов Х1, Х2, Х3 и Х4 в МК51 от цифровых датчиков используются контакты Р1.0 – Р1.3 порта Р1. Для вывода цифровых сигналов Y1, Y2 и Y3 используются контакты этого же порта P1.5, P1.6 и P1.7.

Сигналы шины управления приведены в таблице 7.

Таблица 7. Сигналы шины управления

Сигнал
Назначение сигнала
RAMCS

Выбор микросхемы внешнего ОЗУ

ROMCS

Выбор микросхемы внешнего ПЗУ

RD

Строб сигнал "Чтение из внешней памяти"

RD

WR

Строб сигнал "Запись во внешнюю память"

WR

PSEN

Разрешение внешней программной памяти

ADCCS

Выбор АЦП

DACCS

Выбор ЦАП

KBSCAN

Выбор регистра кода сканирования клавиатуры

KBREAD

Выбор регистра кода считывания клавиатуры

INDM

Выбор регистра значения индикатора

INDPOS

Выбор регистра управления индикаторами и звуком

Тактовый генератор и внешний сброс МПС. Выберем тактовую частоту генератора микропроцессора – 12 МГц. Для этого подключим кварцевый резонатор РГ-05 – 12 МГц к выводам XTAL1 и XTAL2. В качестве конденсаторов С1 и С2 выберем в соответствии с рекомендациями емкости типа К-10-17 30 пф ± 5%

Период тактовой частоты генератора равен Т = 83 нс. Тогда длительность одного машинного цикла равна Тм = 12*83 = 1000 нс = 1 мкс. 12 – это число периодов сигнала тактового генератора в машинном цикле.

Для организации начального сброса микропроцессора необходимо на  вход RST подать сигнал высокого уровня на время, превышающее два машинных цикла. Это можно сделать при помощи RC цепочки. Для начального  сброса можно использовать специальную микросхему МС34064 ("супервизор") фирмы Motorola.

1.7 Разработка блока внешних запоминающих устройств.

В качестве микросхемы внешнего ОЗУ можно выбрать любую БИС статической памяти с организацией 8К х 8 и выходом ТС. Время выборки адреса tA(A) для этой микросхемы должно быть согласовано с длительностью машинного цикла МК51 (1 мкс). Поэтому можно выбирать микросхемы памяти с временем выборки адреса tA(A) в 200 нс и меньше. 

Подходящими свойствами обладают БИС памяти КР537РУ17 или микросхема bq4010 фирмы Benchmarq (США). Последняя схема содержит встроенный источник питания и является энергонезависимой. При применении зарубежных микросхем необходимо проверить согласование по уровням напряжений, входных и выходных токов и временным параметрам с микросхемами серии КР1533 (или другой серии, принятой для МПС).

В качестве микросхемы внешнего ПЗУ можно выбрать любую БИС ПЗУ с однократным программированием или репрограммированием, организацией 2К х 8 и временем выборки адреса tA(A) меньше 200 нс и выходом ТС. Подходящей микросхемой будет программируемое ПЗУ КР556РТ7 с временем выборки 80 нс или КР556РТ18 с временем выборки 60 нс.  Можно применить репрограммируемое ПЗУ АТ28С16 фирмы "Atmel".

Схема блока внешних запоминающих устройств приведена на следующем рисунке.                                                                           DD1

Шина адреса

BA

DD2

Шина данных

BD

Рисунок 7. Схема блока внешних запоминающих устройств.

Блоки управления микросхемами памяти БУ служат для согласования сигналов шины управления по назначению и по времени с требованиями, предъявляемыми выбранными микросхемами памяти.

Скачать файл