Микропроцессоры. Структурная схема микропроцессорной системы. Разработка аппаратной части проекта для микропроцессора с ядром MСS 8051 (МК51), страница 7

Устройство	Порт	А7	А6	А5	А4	А3	А2	А1	А0	HEX
ЦАП		0	0	0	0	0	0	0	0	4000h
АЦП	AIN0	0	0	0	0	0	1	0	0	4004h
	AIN1	0	0	0	0	0	1	0	1	4005h
	AIN2	0	0	0	0	0	1	1	0	4006h
Регистр кода сканирования клавиатуры		0	0	0	0	1	0	0	0	4008h
Регистр кода считывания клавиатуры		0	0	0	0	1	1	0	0	400Сh
Регистр IND		0	0	0	1	0	0	0	0	4010h
Регистр управления индикаторами и звуком		0	0	0	1	0	1	0	0	4014h

Примечание: Значения старших битов адреса в этой таблице А15 =1, А14 = 0, А13 = 0 (не используется).

Заметим, что два младших разряда адреса используются для выбора одного из трех каналов АЦП, а старшие разряды обеспечивают адресацию внешних устройств. Такое техническое решение упрощает схему устройства управления.

1.6 Разработка микропроцессорного блока.

Обращение к внешней памяти. Цикл обращения к внешней памяти выполняется за два машинных такта. На первом такте на выходы порта Р0 поступает младший байт адреса ячейки памяти. Одновременно на выходы порта Р2 поступает старший байт адреса. Адреса на выходах портов сохраняются до момента следующего обращения к этим портам. На втором машинном такте на выходы порта Р0 может поступить байт данных для записи в выбранную ячейку памяти (режим записи) или на входы порта Р0 подается байт данных, прочитанный из выбранной ячейки памяти (режим считывания). Это обращение к порту Р0 уничтожит младший байт адреса. Поэтому его необходимо сохранить в буферном регистре. Для записи младшего байта служит строб сигнал ALE, вырабатываемый МК51 на выходе 30. 

Схема шин адреса и данных приведена на следующем рисунке.

Шина данных

BD

DD1            Порт Р0                                    DD2

Младший байт шины адреса

BA

Порт Р2

Старший байт шины адреса

ВА

Рисунок 5. Организация шины адреса ВА и шины данных BD для обращения к внешней памяти.

В качестве буферного регистра можно выбрать микросхему КР1533ИР22.

Организация шины управления ВС. Выбор внешних устройств МПС производится на основе таблиц распределения адресов. Два старших бита адреса А15 и А14 используем для формирования сигналов RAMCS  ROMCS.

Для аппаратной реализации обращения к внешним устройствам проанализируем адреса младшего байта в таблице 5. В этой таблице в битах А2, А3 и А4 записаны двоичные числа 0, 1, 2, 3, 4 и 5, которые можно подать на адресные входы дешифратора и сформировать на его выходах необходимые команды выбора внешних устройств.

Остальные команды для шины управления формирует микропроцессор. Это инвертированные сигналы RD, WR и PSEN, а так же сигналы RD и WR.

Организация устройства управления внешними системами микропроцессора приведена на следующем рисунке.

                                                           DD3

DD4

Биты шины адреса                                                          DD5

Лог "1"

Выбор                            DD2

внешних     DD1

устройств                                                                                  Сигналы выбора внешних устройств

                                                           DD6