По схеме, приведенной на рисунках 3 и 4, выполнены линии портов Р1, Р2 и Р3. Порт Р0 выполнен несколько иначе – сток его транзистора VT1 вместо обычного нагрузочного резистора соединен с динамической нагрузкой (источником тока). Это позволяет реализовать "третье состояние" на выходе порта, характеризующееся очень высоким выходным сопротивлением.
Микропроцессор МК 51 UCC Выход внешней микросхемы
Внутренняя шина DD1 R1
данных VT1
D
DD2
Запись в C
D-триггер
D1
Чтение из D-триггера D2
Чтение из внешнего устройства
Рисунок 4. Схема одной линии порта МК 51 в режиме чтения из внешнего устройства.
1.3 Организация доступа к внешней памяти.
Память МПС на основе микропроцессора МК51 может быть
расширена путем подключения внешней постоянной памяти программ (ВПП) и внешней
оперативной памяти данных (ВПД). Доступ к ВПП осуществляется по строб – сигналу
чтения РВПП. Доступ к ВПД осуществляется по строб – сигналам ЧТ и ЗП, которые
вырабатываются на выходах порта Р3 (Р3.7 и Р3.6) в альтернативном режиме.
При обращении к ВПП всегда используется 16-ти битный адрес. При обращении к ВПД можно использовать 16-ти битный адрес (MOVX A,@DPTR) или 8-ми битный адрес (MOVX A,@Ri). Во всех случаях обращения старший байт адреса фиксируется и сохраняется в течение всего цикла обращения к памяти в регистре порта Р2.
Через порт Р0 последовательно выводится младший байт адреса и
производится чтение или запись данных. Младший байт адреса запоминается во
внешнем буферном регистре по сигналу САВП. В режиме записи байт данных
появляется на выходах порта Р0 перед появлением сигнала ЗП. В режиме чтения
байт данных принимается в порт Р0 по фронту сигнала ЧТ.
При любом обращении к внешней памяти устройство
управления записывает в регистр – защелку порта Р0 код FFh, стирая тем
самым его содержимое. Доступ к внешней памяти возможен при выполнении двух
условий: либо на вход отключения резидентной памяти программ ОРПП подается
сигнал низкого уровня, либо содержимое счетчика команд превышает 0FFFh.
1.4 Последовательный интерфейс МК51.
Через входы последовательного интерфейса Р3.0 и Р3.1 (альтернативный режим) осуществляется прием и передача информации в форме последовательного кода младшими разрядами вперед. Для этого микропроцессор МК51 содержит принимающий и передающий сдвиговые регистры и специальный буферный регистр SBUF. В режиме выдачи информации через последовательный порт содержимое регистра SBUF автоматически переписывается в регистр сдвига передатчика и запускает процесс передачи. В режиме приема информации байт из регистра сдвига приемника автоматически переписывается в регистр SBUF и сохраняется в нем до следующего цикла приема или передачи. Это позволяет совмещать операцию приема очередного байта и чтение байта из SBUF, полученного в предыдущем цикле чтения.
Последовательный интерфейс МК51 работает в следующих режимах:
Режим 0. Информация передается и принимается через вывод RXD (8 бит данных). Через выход передатчика TXD выдаются импульсы синхронизации с частотой равной 1/12 частоты резонатора, сопровождающие каждый бит данных.
Режим 1. Информация передается через выход передатчика TXD и принимается через вход приемника RXD в следующем формате: старт-бит (0), информация (8 бит), стоп-бит (1). Всего 10 бит. Скорость приема – передачи определяется настройкой таймера.
Режим 2. Информация передается через выход передатчика TXD и принимается через вход приемника RXD в следующем формате: старт-бит (0), информация (8 бит), программируемый бит 9 и стоп-бит (1). Всего 11 бит. Скорость приема – передачи равна 1/32 или 1/64 частоты резонатора. Бит 9 можно использовать для контроля по четности.
Режим 3. Полностью совпадает с режимом 2, только частота приема – передачи определяется настройкой таймера.
Управление последовательным интерфейсом осуществляется информацией, записанной в специальный регистр SCON. Значения управляющих битов этого регистра приведено в таблице 3.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.