Информатика и выч. техника \ Микропроцессорные информационно-управляющие системы

Разработка микропроцессорной централизации малой станции. Разработка структурной схемы МПС. Блок центрального процессора, страница 9

Все входные линии оптически развязаны от вычислительных каналов. Развязка выполняется с применением быстродействующих оптронов. Схема электрическая принципиальная блока оптронной развязки приведена в приложении М спецификация элементов – в приложении Н.

Для формирования статического парафазного сигнала применяется 2/4CПТ тестер, подключаемый к выходу УВИ. Схема электрическая принципиальная подключения УВИ показана в приложении Ж. Спецификация элементов – в приложении И.

4.2 Контроль безопасности

В определенные промежутки времени на выходные порты выставляется парафазный сигнал. В эти же моменты схема самоконтроля (схема - приложение П, спецификация – приложение Р) считывает в свои регистры этот сигнал и посредством 2/4 СПТ тестеров выставляет на своих выходах парафазный, динамически изменяющийся сигнал. На выходные порты подаются различные комбинации парафазных сигналов, исключающие накопление отказов в самих тестирующих элементах.

Так как в системе возможны сбои, не приводящие к отказам, то реализована схема фиксации сбоев и ошибок (схема электрическая принципиальная – приложение С, спецификация – приложение Т). Схема состоит из двух парафазных триггеров. К первому триггеру подключена схема включения реле, контакты которого коммутируют линии питания вычислительного канала. В случае фиксации первой непарафазности на входе триггеров, на выходе формируется сигнал вызова прерывания.

Обработчик прерывания сбрасывает триггеры и уменьшает счетчик количества ошибок на единицу. Время выполнения прерывания недостаточно, чтобы реле отпало, следовательно процессор будет работать в нормальном режиме. В случае фиксации двух сбоев – триггеры не сбрасываются, реле отпускает якорь – канал выключается.

Для дублированной самопроверяемой системы характерно наличие третьей схемы обеспечения безопасности. В данном курсовом проекте ССВК3 отвечает за формирование сигнала «isOK», который считывают оба канала перед выставлением выходной информации. ССВК3 также оптически развязана со всеми блоками.

Схема электрическая принципиальная ССВК3 приведена в приложении У, спецификация элементов – в приложении Ф.

4.3 Вывод информации

Выходные воздействия после проверок шин и получения сигнала «isOK» выставляются в выходные регистры. Каждый канал выставляет свое значение. Сигналы передаются в не парафазном виде. Безопасность обеспечивается сравнением результатов работы 1 и 2 каналов. Ключевое устройство совместно с генератором формирует сигналы включения УВИР (11, 00, 11, 00, 11…). В случае, если на шинах каналов присутствуют различные значения, реле не включится, обеспечив тем самым защитный режим.

Устройство включения реле собрано по схеме с умножителем напряжения. Схема электрическая принципиальная блока сравнения и включения исполнительных реле приведена в приложении Х, спецификация – в приложении Ц.

Вычислительные каналы соединяются между собой с помощью штепсельных разъемов. Схема включения каналов и периферийных устройств приведена в приложении Ш, спецификация – в приложении Щ.