Другие предметы \ Источники и системы теплоснабжения

Теплоэнергоконтроллер ТЭКОН 10: Руководство по эксплуатации, страница 17

5.4.8  Формирование стандартных токовых сигналов

В процессе работы ТЭКОН обеспечивает (в соответствии с комплектацией и настройкой) формирование до 16 стандартных токовых сигналов,  пропорциональных рассчитанным или измеренным параметрам и имеющим  представление в виде чисел с плавающей точкой. Заданный пользователем параметр  программа ТЭКОН периодически масштабирует и заносит в регистр канала одного из установленных МГТ. На соответствующем выходе МГТ формируется токовый сигнал, пропорциональный заданному параметру.

5.4.9  Формирование управляющих сигналов

В процессе работы ТЭКОН обеспечивает (в соответствии с комплектацией и настройкой) включение и выключение  до 128 выходов  управления/индикации,  условие для работы которых может быть сформировано пользователем  из  стандартного набора "законов", предусмотренного программным обеспечением ТЭКОН.

Далее будем понимать под выходами управления физические выходные каналы модулей МВ24 или МВ110, под выходами индикации - светодиоды панели сигнализации ПС, под выходами сигнализации - выходы управления, не имеющие физических выходных каналов и служащие только для связи с системой обнаружения и фиксации отказов.

С каждым выходом управления / индикации / сигнализации можно связать один или несколько логических признаков. Логический признак - совокупность закона управления, входных параметров и атрибутов (задержек на включение, выключение, констант и т. д.).


Таблица 5.2 

Код

зако-на

Наименование  закона

Выполняемые действия

Арифметические законы

1

Простой прямой

Y=1 при X ³ K1 (T1),

Y=0 при Х £ К1(T2);

Выход устанавливается в “1” (по истечении задержки на включение Т1) после того как заданный параметр Х становится больше или равным константе К1, иначе выход устанавливается в ”0” ( с задержкой на выключение Т2)

9

То же, только вместо заданного параметра используется содержимое ячейки памяти с адресом А.

2

Простой обратный

Y=1 при X £ K1 (T1),

Выход устанавливается в “1” (с задержкой Т1) после того как заданный параметр становится меньше или равным константе К1, иначе выход устанавливается в “0” (с задержкой Т2).

А

Y=0 при Х ³ К1 (Т2);

То же, только вместо заданного параметра используется содержимое ячейки памяти с адресом А.

6

Функциональный обратный

Y=1 при X1 £ X2 (T1),

Y=0 при Х1 ³ Х2 (Т2)

1) Выход устанавливается  в “1” (с задержкой Т1) после того как заданный параметр Х1 становится меньше или равным значению параметра Х2, иначе выход устанавливается в  “0” ( с задержкой Т2).

2) Выход устанавливается в “1” (с задержкой Т1) после того как заданный параметр Х1 становится меньше или равным вычисленному значению кусочно-линейной функции другого параметра Х2(V), заданной в виде таблицы значений в узловых точках, иначе выход устанавливается в “0” (с задержкой Т2).

E

То же, только вместо заданных параметров используется содержимое ячеек памяти с адресами А1 и А2.

7

Функциональный прямой

Y=1 при X1 ³ X2 (T1),

Y=0 при Х1 £ Х2 (Т2)

1) Выход устанавливается  в “1” (с задержкой Т1) после того как заданный параметр Х1 становится больше или равным значению параметра Х2, иначе выход устанавливается в  “0” ( с задержкой Т2).

2) Выход устанавливается в “1” (с задержкой Т1) после того как заданный параметр Х1 становится больше или равным вычисленному значению кусочно-линейной функции другого параметра Х(V), заданной в виде таблицы значений в узловых точках, иначе выход устанавливается в “0” (с задержкой Т2).

F

То же, только вместо заданных параметров используется содержимое ячеек памяти с адресами А1 и А2.

Логические  законы

4

Маскирование

Y=1 при X & K1 ¹ 0 (T1),

Y=0 при X & K1 = 0 (Т2)

Выход устанавливается в “1” (с задержкой Т1) после того как результат побитного логического умножения (лог. “И”) значения параметра Х и маски К1 становится неравным нулю, иначе выход устанавливается в “0” (с задержкой Т2).

С

То же, только вместо заданного параметра используется содержимое ячеек памяти с адресом А.

5

Маскирование комбинированное

Y=1 при X & K1 ¹ К2 (T1),

Y=0 при X & K1 = К2 (Т2)

Выход устанавливается в “1” (с задержкой Т1) после того как результат побитного логического умножения (лог. “И”) значения параметра Х и маски К1 становится неравным значению константы К2, иначе выход устанавливается в “0” (с задержкой Т2).

D

То же, только вместо заданного параметра используется содержимое ячеек памяти с адресом А.

Однобитовые  законы

4

Повторитель

Y=1 при Р=1 (T1),

Y=0 при Р=0 (Т2)

Выход устанавливается в “1” (с задержкой Т1) после того как входной логический признак Р принимает значение “1”, иначе выход устанавливается в “0” (с задержкой Т2).

5

Инверсия

Y=1 при Р=0 (T1),

Y=0 при Р=1 (Т2)

Выход устанавливается в “1” (с задержкой Т1) после того как входной логический признак Р принимает значение “0”, иначе выход устанавливается в “1” (с задержкой Т2).

6

Сброс памяти

Y=0 при Р=1 (Т1),

Yпредыдущ. при Р=0 (Т2)

Выход устанавливается в “0” (с задержкой Т1) после того как входной логический признак Р принимает значение “1”, иначе выход не изменяет своего значения (R-вход RS триггера).

7

Установка памяти

Y=1 при  Р=1 (T1),

Yпредыдущ. при Р=0 (Т2)

Выход устанавливается в “1” (с задержкой Т1) после того как входной логический признак Р принимает значение “1”, иначе выход не изменяет своего значения (S-вход RS триггера).

Скачать файл