Настройка тактового генератора. Система генератора dsPIC33F. Четыре внешних и внутренних режимов генератора, страница 7

НАСТРОЙКА ДЛЯ ИСПОЛЬЗОВАНИЯ PLL  С ГЛАВНЫМ ГЕНЕРАТОРОМ (P_OSC)

Следующая последовательность используется, чтобы установить PLL, чтобы использовать устройство в 40 MIPS с 10 МГЦ внешним кварцевым резонатором:

1. Чтобы выполнять команды в 40 МГЦ, необходимо обеспечить чтобы требуемая частота генератора  была:

F_OSC = 2 x F_CY = 80 МГЦ

2. Обеспечить, чтобы заданные по умолчанию значения сброса PLLPRE, PLLPOST и PLLDIV выполняли требование  PLL и требование пользователя.

• F_REF = 0.5 x F_IN = 5 МГЦ

• F_OSC = 6.25 x F_IN = 62.5 МГЦ

• F_VCO = 25 x F_IN = 250 МГЦ

• F_VCO не выполняет требование PLL

• F_OSC не удовлетворяет пользовательским требованиям

3. Если PLL и пользовательские требования выполнены, то можно приступать непосредственно к конфигурированию биты FNOSC <2:0> (FOSCSEL <2:0>), чтобы использовать главный генератор с PLL после сброса. Если PLL и пользовательские требования не выполнены, необходимо выполнить следующие шаги:

a) Выбрать постделитель PLL , чтобы выполнить требование частоты вывода VCO (100 <FVCO <200 МГЦ).

• Выбирают коэффициент постделителя PLL  N2 = 2

• Этим обеспечивается что F_VCO = (F_OSC x N2) = 160 МГЦ

b) Выбрать предделитель PLL, чтобы выполнить требование входной частоты PFD

(0.8 <F_REF <8 МГЦ).

• Выбирают коэффициент предделителя PLL N1 = 2

• Этим обеспечивается что F_REF = (F_IN ÷ N1) = 5 МГЦ

c) Выбрать делитель обратной связи PLL, чтобы генерировать требуемую выходную частоту VCO основанную на входной частоте PFD.

• F_VCO = F_REF x М.

• М = F_VCO ÷ F_REF = 32

d) Конфигурировать биты FNOSC <2:0>  (FOSCSEL <2:0>), чтобы выбрать генератор без PLL (например, внутренний FRC) после сброса POR.

e) В главной программе, измените значение предделителя PLL, постделителя PLL  и делителя обратная связи PLL в соответствии со значениями приведёнными выше, и затем переключают генератор в режим работы с PLL.

Пример 7-1 иллюстрирует код программы для использования PLL с главным генератором.

// Select Internal FRC at POR

_FOSCSEL(FNOSC_FRC);

// Enable Clock Switching and Configure POSC in XT mode

_FOSC(FCKSM_CSECMD & OSCIOFNC_OFF & POSCMD_XT);

main()

{

// Configure PLL prescaler, PLL postscaler, PLL divisor

PLLFBD=30; // M=32

CLKDIVbits.PLLPOST=0; // N1=2

CLKDIVbits.PLLPRE=0; // N2=2

// Initiate Clock Switch to Primary Oscillator with PLL

(NOSC=0b011)

// Wait for Clock switch to occur

while (OSCCONbits.COSC != 0b011)

}

НАСТРОЙКА ДЛЯ ИСПОЛЬЗОВАНИЯ PLL  С 7.37МГц ВНУТРЕННИМ ГЕНЕРАТОРЕ FRC

Следующая последовательность используется, чтобы установить PLL, чтобы использовать устройство в 40 MIPS с 7.37 МГЦ внутренним генератором:

1. Чтобы выполнять команды в 40 МГЦ, необходимо обеспечить чтобы требуемая частота генератора  была:

F_OSC = 2 x F_CY = 80 МГЦ

2. Обеспечить, чтобы заданные по умолчанию значения сброса PLLPRE, PLLPOST и PLLDIV выполняли требование  PLL и требование пользователя.

• F_REF = 0.5 x F_IN = 3.68 МГЦ

• F_OSC = 6.25 x F_IN = 46 МГЦ

• F_VCO = 25 x F_IN = 184 МГЦ

• F_OSC не удовлетворяет пользовательским требованиям

3. Если PLL и пользовательские требования выполнены, то можно приступать непосредственно к конфигурированию биты FNOSC <2:0> (FOSCSEL <2:0>), чтобы использовать главный генератор с PLL после сброса. Если PLL и пользовательские требования не выполнены, необходимо выполнить следующие шаги:

a) Выбрать постделитель PLL , чтобы выполнить требование частоты вывода VCO (100 <FVCO <200 МГЦ).

• Выбирают коэффициент постделителя PLL  N2 = 2

• Этим обеспечивается что F_VCO = (F_OSC x N2) = 160 МГЦ

b) Выбрать предделитель PLL, чтобы выполнить требование входной частоты PFD

(0.8 <F_REF <8 МГЦ).