Изучение цифро-аналоговых и аналого-цифровых преобразователей. Принципы построения и использования цифро-аналоговых, аналого-цифровых преобразователей на интегральных схемах, страница 3

Метод считывания подразумевает наличие 2ⁿ-1 эталонов при n-разрядном двоичном коде. Входная величина одновременно сравнивается со всеми  эталонами. В результате преобразования получается параллельный код в виде сигналов на выходах 2ⁿ -1 схем сравнения (компараторов).

Рассмотрим примеры АЦП, реализованных в микроэлектронном исполнении.

Схема АЦП последовательного счета с ЦАП в цепи обратной связи показана на рис. 7. По сигналу "Пуск" на вход счетчика начинают подаваться импульсы от генератора тактовой частоты. По мере поступления этих импульсов растет входной код ЦАП и повышается напряжение на его выходе (U_цап). Оно подается на компаратор СС вместе с U_вх. В момент, когда указанные напряжения сравниваются, компаратор срабатывает и прекращает работу счетчика. На выходах счетчика устанавливается код, являющийся цифровым эквивалентом входного сигнала. Погрешность преобразования зависит от значения ступеней U_цап, погрешности в их формировании и ошибки компаратора в определении равенства U_вх и U_цап. Время преобразования непостоянно и зависит от U_вх.

Одной из разновидностей АЦП последовательного счета, характеризующейся повышенной точностью, является преобразователь с промежуточным преобразованием во временной интервал с двойным интегрированием.

Поясним принцип действия такого преобразователя, схема которого приведена на рис. 8,а , временные диаграммы работы показаны на рис. 9. Импульс запуска через триггер Т1 открывает ключ К1 и U_вх подается на вход интегратора Ин. Напряжение интегратора вместе с постоянным напряжением U_o подаются на входы компаратора СС. В момент времени t₁, когда U_ин становится равным U_o, с СС подается сигнал на триггер Т3, он переключается и открывает элемент совпадения, через который на счетчик СТ2 начинают поступать импульсы тактовой частоты от генератора G. Интегрирование ведется до момента t₂, когда счетчик переполняется, сбрасывается в исходное состояние и выдает сигнал на триггеры Т1 и Т2. При этом ключ К1 закрывается, а К2 открывается, и на вход интегратора подается напряжение U_оп, имеющее полярность, обратную U_вх. Напряжение на выходе интегратора начинает падать. В момент t₃, когда U_ин станет равным U_o с компаратора поступает сигнал, который приводит Т2 и Т3 в исходное состояние. При этом U_оп отключается от входа интегратора и работа счетчика прекращается.

В рассмотренной схеме за счет использования одних и тех же узлов на обоих этапах интегрирования U_вх и U_оп исключаются погрешности в формировании линейно-изменяющегося напряжения, ошибки в срабатывании компаратора, погрешности в стабильности источника тактовой частоты. К недостатками преобразователя можно отнести невысокое быстродействие.

Для построения преобразователей с более высоким быстродействием используется метод поразрядного кодирования. Схема одного из вариантов подобного преобразователя приведена на рис. 10. При подаче импульса запуска триггер старшего разряда Тn устанавливается в состояние 1, а остальные триггеры (Тn-1 - Т1 ) - в 0, одновременно записывается 1 в старший разряд регистра сдвига. В первом такте работы на компаратор СС подаются U_вх и U_эп, снимаемое с выхода ЦАП и соответствующее 1 старшего разряда. Если U_вх > U_эп, на выходе СС сигнала не будет и в старшем разряде (Тn) сохранится 1. Если U_вх < U_эп, то СС выдает сигнал, который через схему совпадения вернет Тn в состояние 0. Одновременно произойдет сдвиг 1 в регистре в (n-1) разряд, что обеспечит подачу эталонного напряжения U_э с ЦАП на СС. Далее процесс преобразования идет аналогично. В результате преобразования Uвх уравновешивается суммой эталонных напряжений, снимаемых с ЦАП

,