Иерархия памяти современных компьютеров. Классификация ЗУ. Кэш-память. Программируемые логические интегральные схемы. Программируемые логические матрицы, страница 8

При поступлении на вход ПЗУ любого двоичного кода возбуждается один из выходов дешифратора, при этом на выходах тех элементов "ИЛИ", связь которых с данными выходом дешифратора не нарушена, появляется код "1", а на остальных "0".

Программируемость ПЗУ подразумевает точки соединения, где можно установить или снять "перемычку", связывающую линию адреса (строки) с линией вывода данных. Реализация перемычек и способ программирования зависят от пита ПЗУ.

Программируемая память (EPROM, EEPROM) может использоваться для решения разнообразных задач обработки информации, например, когда решение задачи представляется в необычной форме, для реализации логических функций, конечных цифровых автоматов, генераторов двоичных последовательностей и т.д.

5 Программируемые логические интегральные схемы

В цифровые системы обработки сигналов входят микропроцессор, память, периферийные устройства и интерфейсные схемы. МП, память реализуется стандартными микросхемами.

Наряду со стандартными в системе предусматривают нестандартные части, специфичные для данной обработки. Это относится к схемам управления блоками, обеспечения их взаимодействия и т.п. Реализация нестандартной части системы осуществлялась, как правило с применением микросхем малого и среднего уровней интеграции. Их применение сопровождается ростом числа корпусов ИС, усложнением монтажа, снижением надежности и быстродействия системы.

Заказать для специализированной системы нестандартный блок в виде ИС высокого уровня интеграции затруднительно, т.к. это связано с большими затратами средств и времени на проектирование БИС.

Подобное противоречие стало разрешимым с появлением программируемых логических матриц (PLM), программируемой матричной логикой (PML). Современные PLM и PML, а также вентильные матрицы GA позволяют решать задачи создания целой системы на одном кристалле.

5.1 Программируемые логические матрицы

Первые программируемые логические матрицы (PLM) комбинационного типа представляют собой двухуровневые  матричные структуры типа И-ИЛИ (рисунок 5.1).

Такая PLM называется PLM(s, t, q)-типа, где s – количество входов, t – количество выходов, q – число промежуточных конъюнкций. Входные буфе-

Рисунок 5.1-Двухуровневая матричная структура PLM

 

ры, если не выполняют сложных действий, преобразуют однофазные входные сигналы в парафазные и формируют сигналы необходимой мощности для возбуждения матриц "И". Выходные буферы обеспечивают необходимую нагрузочную способность выходов, разрешают или запрещают выход PLM на внешние шины с помощью сигнала , а иногда выполняют более сложные действия. Функциональная логическая схема PLM(s, t, q) представлена на рисунке 5.2.

Рисунок 5.2-Функциональная логическая схема и УГО PLM

 

Любое множество булевых функций  от входных переменных  может быть реализовано двухуровневой матричной схемой, на первом уровне которой образуются различные элементарные конъюнкции, а на втором дизъюнкции соответствующих конъюнкций. В итоге, построение схем с матричной структурой сводится:

-  к определению точек пересечения шин, куда должны быть включены вентили;

-  к настройке матриц, т.е. установке вентилей в найденных точках.

По способу программирования различают:

1.  масочные матрицы М-матрицы, программируемые заводом изготовителем;

2.  программируемые матрицы П-матрицы, программируемые пользователем;

3.  репрограммируемые Р-матрицы.

Любая РLМ рассчитана на определенную информационную емкость. Сложность матричной реализации булевой функции принято оценивать суммарной информационной емкостью (площадью матриц):

 бит, где      – число входов матрицы М1;