Иерархия памяти современных компьютеров. Классификация ЗУ. Кэш-память. Программируемые логические интегральные схемы. Программируемые логические матрицы, страница 11

	0	0	–	–	1	1	1	*			1	1	1	0	*	*	1	*
	0	–	0	1	1	*	1	1			–	0	–	0	*	1	*	*
	1	1	1	1	1	1	*	1

то может быть выполнено одновременное расширение PLM по выходам и промежуточным шинам. В этом случае общее число модулей равно

.

Сначала можно выполнить расширение PLM по промежуточным шинам, а потом по выходным или наоборот.

Если в PLM (s, t, q) не хватает входных шин, т.е. , , , то реализовать БФ тривиальным способом невозможно.

На рисунках 5.6 и 5.7 показаны схемы расширения PLM по числу конъюнкций и по числу выходов соответственно. С помощью PLM можно воспроизводить не только дизъюнктивные нормальные формы БФ, но и скобочные формы. В этом случае сначала формируют выражение в скобках, а затем они рассматриваются как аргументы для получения искомого результата (рисунок 5.8).

	Рисунок 5.6-Схема расширения PLM       по числу конъюнкций		Рисунок 5.7-Схема расширения PLM       по числу выходов

 

	Рисунок 5.8-Схема воспроизведения скобочных форм булевых функций

 

5.4 PLM с памятью

Эти схемы позволяют строить микропрограммные цифровые автоматы, поскольку кроме комбинационной части содержат на кристалле триггеры (регистры), обычно D-типа. PLM с памятью кроме трех обычных параметров характеризуются числом элементов памяти r – PLM (s, t, q, r).

Структура PLM  с памятью имеет вид, представленный на рисунке 5.9.

	Рисунок 5.9-Структура PLM с памятью

 

Результат каждого последующего шага обработки входной информации зависит от результатов выполнения предыдущих шагов, что обеспечивается сигналами обратной связи с выхода регистра на вход PLM. Максимальное число внутренних состояний цифрового автомата равно . Переход из одного состояния в другое определяется тактовыми импульсами.

Литература

1.  Применение интегральных микросхем памяти. Справочник /под. ред. А.Ю. Гордонова – М.: Радио и связь, 1994.

2.  Угрюмов Е.П. Цифровая схемотехника. СПб.: БВХ – Санкт-Питербург, 2000.

3.  Шевкопляс Б.В. Микропроцессорные структуры. Инженерные решения. Справочник. М.: Радио и связь 1993.

УДК 681.325.5

Грязнова Т.С. Вычислительная техника и информационные технологии. Учебное пособие, ч. II.

Хабаровский Филиал Сибирского Государственного Университета Телекоммуникаций и Информатики 2002 г.

Рассматриваются вопросы связанные с построением и применением БИС запоминающих устройств и программируемых логических матриц.

Для студентов, обучающихся по специальности 200900, 201000, 201100 заочной формы обучения.

Кафедра ТЭС, электроники и метрологии

Рисунков 19, таблиц 8, список литературы – 3 названия

Рецензент Ваганов Д.В.

Рассмотрено и Утверждено Советом факультета заочного обучения ХФ СибГУТИ

Протокол № __ от ___ 2002 г.