Шифраторы. Принцип построения на примере двоичного шифратора. Компараторы кодов (схемы сравнения кодов)

4.04.2003.

Шифраторы.

Шифраторы выполняются в виде отдельных микросхем (МС) или встраиваются в состав ?

Принцип построения рассмотрим на примере двоичного шифратора:

x_i – входы шифратора. На один из входов нужно подавать 1, на остальные 0.

y_i – выходы шифратора.

y₂y₁y₀ – двоичное число равное номеру входа, на который подали 1.

Такой шифратор не работает, если 1 подана на два или более входов (неприоритетный шифратор). Пример: 155ИВ1

                                                           

У₀ = 1 , если X₁ = 1, Х_{i ≠ 0} = 0

У₀ = 1 , если число имеет вид: ХХ1

Х₁=1, Х₃=1, Х₅=1, Х₇=1 (т.е. нечетные входы = 1)

У₁ = 1 , если число имеет вид: Х1Х

Х₂, Х₃, Х₆, Х₇  

Компараторы кодов (Схемы сравнения кодов).

Существуют компараторы для сравнения 2-х байтов с выработкой одного флага (равенство), 4-разрядные компараторы с выработкой трех флагов (=, >, <). Из 4-разрядных можно строить многоразрядные компараторы.

Рассмотрим 4-разрядные компараторы. Пример: 555СП1

 

Применяется для аппаратной реализации алгоритма, содержащего условные вершины (переходы).

Сумматоры.

Сумматоры бывают 1-разрядными, 2-разрядными либо 4-разрядные. Выполняют арифметическое сложение.

 

A, B – слагаемые

P₀ – входной перенос

P₁ – выходной перенос

S – сумма

2-разрядные сумматоры отличаются разрядностью А и В. Они представляют собой 2-разрядные шины. Аналогично 4-разрядные.

 

P, G нужны при построении многоразрядных сумматоров, когда требуется организовать перенос между микросхемами.

При последовательном переносе общее время сложения:

t_∑ = n∙t_∑1

Выходной перенос организуется так: выход Р₁ подключается к входу P₀ следующей схемы.

Ускоренный перенос:

 

P₀G₀, P₁G₁, P₂G₂ подключаются к выходам предыдущей схемы.

Формирует входные переносы для старших схем сумматора.

В состав сумматора входят две логические схемы: схема распространения переноса, схема генерации переноса. Эти две схемы выдают информацию: возможен перенос или нет.

Одна схема ускоренного переноса предназначена для обслуживания 4-х микросхем сумматора с возможностью каскадирования.

t_∑ = t_∑1 + t_суп

Арифметико-Логическое Устройство (АЛУ).

 

A, B – операнды

P₀ – входной перенос

V – код микрооперации

S – результат

P1 – выходной перенос

Количество операций : 2⁵.

ИП3 выполняет 16 арифметических и 16 логических операций.

МС АЛУ используется только при аппаратной реализации алгоритма. АЛУ входит в состав любой БИС.

Мультиплексоры.