Задание на курсовое проектирование. Анализ технического задания. Разработка принципиальной схемы МПС, страница 5

Контроллер работает в режиме ввода справа, четырехразрядном коде символа (до 32 знакомест) и внешней дешифрацией. Вывод десятичной точки реализуется подачей кода 0001b в канал A дисплейной части контроллера. При отсутствии необходимости вывода точки, младший разряд канала A должен быть нулевым.

Динамическая индикация осуществляется подачей двоичного кода выводимого символа с линий DSPB3...DSPB0 на информационные входы дешифратора 533ИД18, обеспечивающего вывод семисегментного кода на внешние индикаторы. Семисегментные светодиодные индикаторы KingBright CA04-41GWA включены по схеме с общим анодом, в цепь катодов каждого из сегментов включаются ограничительные резисторы номиналом 500 Ом. Выбор разряда отображаемого символа обеспечивается дешифрацией номера строки ОЗУ отображения внешним дешифратором К155ИД7, низкий активный уровень которого инвертируется транзисторами VT1-VT7, работающими в ключевом режиме и открывающими соответствующие позиции восьмиразрядного индикатора для подачи анодного напряжения +5 В.

4. АДРЕСАЦИЯ ПАМЯТИ И ВНЕШНИХ УСТРОЙСТВ

Адресация памяти и внешних устройств в настоящей микропроцессорной системе осуществляется с разделением адресного пространства дешифрацией совокупности сигналов адреса (A15, A10) и управления микропроцессора. К сигналу управления, используемому для адресации, относится сигнал  – обращение к памяти/внешним устройствам.

Адресное пространство памяти, в свою очередь, разделено на три диапазона, которые распределены на четыре банка следующим образом:

^* x – один шестнадцатеричный разряд в диапазоне 0...7

Условно-графические обозначения микросхем памяти показаны на рисунке 5.

а)                                                                   б)

Рисунок 5 – а) УГО микросхемы динамического ОЗУ КР537РУ10 (2 Кбайт);

б) УГО микросхемы РПЗУ К573РФ4 (8 Кбайт)

Таким образом, младший килобайт общего пространства памяти, выделенный под хранение таблицы векторов прерываний, расположен в модуле постоянной памяти, чем обеспечивается адекватное функционирование системы аппаратных прерываний, которые использованы в проекте. При подаче сигнала запроса на прерывание (INTR), микропроцессор инициирует два последовательных цикла сигнала , стробируя чтение номера вектора прерывания – однобайтного кода 00000000b, расположенного в регистре DD6. Умножая этот код на 4, микропроцессор попадает в таблицу векторов прерывания, расположенную по адресу 0000h в постоянной памяти. Далее происходит последовательное считывание четырех байт информации вида: 00h, 04h, 00h, 08h. Первое слово образует физический адрес сегмента кода 0800h (CS), второе – смещение относительно начала сегмента: 0400h (IP). Суммируя CS (с шестнадцатеричным сдвигом влево) и IP, получаем физический адрес процедуры обработки прерывания: 8400h. В РПЗУ этот адрес соответствует подаче младших 13 разрядов адреса подпрограммы – 0400h, начиная с которого и прошита подпрограмма обработки.

Как известно, команда дальнего перехода на программу начального запуска должна находиться по адресу, начиная с FFFF0, и  располагаться в модуле постоянного ЗУ. Соответственно, для обеспечения начального запуска с 8-килобайтных микросхем памяти, необходимо по младшим 13 разрядам адреса FFFF0 – 1111111110000b=1FF0h прошить координаты программы начальной загрузки системы. Эти координаты – 8800h, что соответствует адресу 0800h, подаваемому на РПЗУ.