Функционирование процессора происходит в минимальном режиме (), прямой доступ к памяти (ПДП), немаскируемые прерывания и сигнал не используются, вследствие чего соответствующие выводы МП зануляются для предотвращения ложного срабатывания ().
3.2 Программируемый таймер К1810ВИ54
Программируемый таймер (ПТ) К1810ВИ54 предназначен для генерации времязадающих функций, программно управляемых временных задержек с возможностью программного контроля их выполнения. Программируемые таймеры применяются в МПС, используемых в задачах управления и измерения в реальном масштабе времени с тактовой частотой до 8 МГц.
ПТ К1810ВИ54 включает три независимых канала, каждый из которых может быть запрограммирован на работу в одном из шести режимов для двоичного или двоично-десятичного счета [4]. Условное графическое обозначение таймера показано на рисунке 2-а.
а) б)
Рисунок 2 – а) УГО программируемого таймера К1810ВИ54; б) временная диаграмма работы ПТ в режиме 2
Назначение выводов:
· – выборка кристалла. Сигнал управляет входным буфером BD. При разрешается работа буфера;
· – чтение. Сигнал ориентирует входной буфер ПТ на вывод. ПТ выдает информацию в ЦП;
· – запись. Сигнал ориентирует входной буфер ПТ на ввод. ПТ принимает информацию от ЦП;
· A1, A0 – адресные входы, по которым осуществляется адресация к одному из каналов:
A1=0, A0=0 – адрес канала 0;
A1=1, A0=0 – адрес канала 1;
A1=0, A0=1 – адрес канала 2;
A1=1, A0=1 – признак загрузки управляющего слова или команд.
· CLK2-CLK0 – входы тактовых сигналов для управления счетчиком/таймером. Срез сигнала на входе CLK приводит к уменьшению содержимого счетчика/таймера CE на единицу;
· GATA2-GATA0 – входы разрешения счета. При GATA=1 разрешается выполнение функций; для некоторых режимов работы разрешается поступление тактовых сигналов на вход счетчика/таймера, для других (импульсный генератор и генератор меандра) открывается выходной буфер OUT;
· OUT2-OUT0 – выходы счетчика/таймера.
Режим работы таймера выбирается как импульсный генератор частоты (режим 2). Канал работает как делитель входной частоты FCLK на N, где N=30 – константа пересчета. Сразу же после загрузки управляющего слова, на выходе OUT устанавливается единичный сигнал. При GATA=1 на выходе OUT с частотой FCLK/N устанавливается нулевой сигнал на время одного периода CLK [4]. Таким образом, по положительным фронтам сигнала OUT с таймера формируются запросы на прерывание, следующие с частотой 66 кГц, что эквивалентно удовлетворительной дискретизации сигнала с верхней частотой спектра не более 33 кГц. Временная диаграмма работы для этого режима показана на рисунке 2-б. Таймер тактируется импульсами с выхода PCLK генератора К1810ГФ84, частота следования которых PCLK=FCLK/2=FOSC/6=12∙106/6=2 MГц, что позволяет микропроцессору, тактируемому с частотой FCLK=FOSC/3=12/3=4 МГц адекватно, в плане быстродействия, решать возложенные на подпрограмму прерывания задачи.
3.3 Блок ЦАП-ОУ-компаратор
Компаратор – это устройство сравнения. Аналоговый компаратор предназначен для сравнения непрерывно изменяющихся во времени сигналов. Входные аналоговые сигналы компаратора: Uвх – анализируемый и Uоп – опорный сигнал сравнения, а выходной Uвых – дискретный или логический сигнал, содержащий 1 бит информации:
(1) (2)
Выходной сигнал компаратора почти всегда действует на входы логических цепей и поэтому согласуется по уровню и мощности с их входами. Таким образом, компаратор – это элемент перехода от аналоговых сигналов к цифровым, и поэтому его иногда называют однобитным аналого-цифровым преобразователем.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.