Задание на курсовое проектирование. Анализ технического задания. Разработка принципиальной схемы МПС, страница 2

В качестве запоминающих устройств МПС применены микросхемы, как РПЗУ, так и ОЗУ. Наличие последних обуславливается использованием в системе аппаратных прерываний и, соответственно, программного стека, не подлежащего формированию в постоянной памяти. Кроме того, наличие микросхем статического ОЗУ позволяет производить программную модернизацию всей МПС, для которой может и не быть достаточным наличия двух банков РПЗУ, хоть и 8-килобайтных.

Адресация внешних устройств в МПС раздельная, исключает неэффективное использование памяти и возможное появление конфликтов при неквалифицированном программировании. Стоит отметить, что дешифрация ВУ производится без использования микросхемы дешифратора и базируется лишь на логических примитивах НЕ, 2ИЛИ, 2И, 2И-НЕ. С эффективностью такого подхода можно поспорить, но не стоить забывать о той же возможной модернизации оборудования, для которой, очевидно, будет проще применить лишь несколько новых логических элементов, чем устанавливать дополнительных дешифратор, требующий более сложной разводки.

3. РАЗРАБОТКА ПРИНЦИПИАЛЬНОЙ СХЕМЫ МПС

3.1 Блок микропроцессора К1810ВМ86

Центральный процессор К1810ВМ86 – однокристальный 16-битный МП, выполненный по высококачественной n-МОП-технологии. Кристалл микросхемы с геометрическими размерами 5.5x5.5 мм содержит около 29 000 транзисторов и потребляет 1.7 Вт от источника питания +5 В. Схема выпускается в 40-выводном корпусе. УГО микропроцессора изображено на рисунке 1.

Микропроцессор К1810ВМ86 содержит 14 16-битовых внутренних регистров и образует 16-битовую шину данных для связи с внешней памятью и портами ввода-вывода. Шина адреса имеет 20 линий, что позволяет непосредственно адресоваться к памяти емкостью до 1 Мбайт=2²⁰=1 048 576 байт. Пространство памяти разделяется на сегменты по 64 Кбайт, причем в любой момент времени МП может обращаться к ячейкам четырех сегментов, которые программно выбраны в качестве текущих. Сегментация памяти обеспечивает удобный механизм вычисления физических адресов и способствует модульному проектированию программного обеспечения, что упрощает программирование и отладку.

Для сокращения необходимого числа выводов БИС младшие 16 адресных линий мультиплексированы во времени с линиями данных и составляют единую шину адреса/данных (ШАД). Четыре старшие адресные линии аналогично мультиплексированы с линиями состояния. Чтобы сигналы с этих линий (ШАД) можно было использовать в системе, они демультиплексируются с помощью внешних устройств буферного типа [4].

Фиксация 16-разрядного адреса памяти/ВУ производится внешними регистрами-защелками адреса КР580ИР82 (2x8=16 бит). Запись слова осуществляется подачей высокого уровня сигнала ALE микропроцессора на вход STB регистров-защелок, по срезу 1/0 этого же сигнала входные линии регистров-защелок переводятся в Z-состояние, чем обеспечивается хранение записанного при положительном уровне сигнала ALE 16-разрядного адреса. Считывание адреса с выходов регистров происходит перманентно ().

Двунаправленная передача данных осуществляется двумя 8-миразрядными шинными формирователями КР580ВА86, у которых на вход T управления направлением передачи подается сигнал  микропроцессора. При  происходит передача данных от линий A к линиям B, т. е. вывод данных из МП, при шиноформирователь ориентируется как B→A, что соответствует вводу данных.

При выполнении операций ввода-вывода используются 8- или 16-битные адреса, так что кроме доступа к основной памяти МП может обращаться к портам (регистрам ввода-вывода), суммарная емкость памяти которых составляет 64 Кбайт.

Адресация памяти и внешних устройств производится раздельно, посредством 16 разрядов шины адреса и учета состояния сигнала  микропроцессора, чего вполне достаточно для решения задач, поставленных в данном проекте.

В БИС К1810ВМ86 реализована многоуровневая система прерываний по вектору с числом векторов до 256. Адреса подпрограмм прерывания занимают область емкостью 1 Кбайт, которая располагается в памяти, начиная с младших адресов [4].