Тип |
Серия ИС |
Параметр |
|
Глубина схемы |
Сложность схемы |
||
ТТЛ |
130 |
12 |
3 |
К131 |
12 |
3 |
|
К134 |
1 |
70 |
|
К133, КМ133 |
5 |
7 |
|
К155, КМ155 |
5 |
7 |
|
ТТЛШ |
К555, КМ555 |
6 |
35 |
533 |
6 |
35 |
|
530 |
24 |
3 |
|
КР531, КМ531 |
24 |
3 |
|
КР1533 |
10 |
70 |
|
1531 |
20 |
17 |
|
КР1531 |
30 |
17 |
|
ЭСЛ |
100 |
41 |
2 |
К500 |
41 |
2 |
|
К1500 |
160 |
1 |
|
КМОП |
К561 |
0 |
- |
564 |
0 |
- |
|
1564 |
2 |
3365 |
|
КР1554 |
7 |
3365 |
|
НОПТШ |
К6500 |
285 |
20 |
Теперь рассмотрим требования, накладываемые по условиям эксплуатации проектируемого устройства, и из отмеченных выберем серии ИС, удовлетворяющие данным требованиям.
Параметр |
Предельные допустимые значения |
|
tрабоч., °C |
-300 ÷ +400 |
|
Перегрузки, g |
до 5 |
|
Одиночные удары |
с частотой, Гц |
не > 10 |
длительностью, мкс |
0.1 ÷ 1 |
|
Вибрация |
с частотой, Гц |
10 ÷ 500 |
с ускорением, g |
не > 10 |
|
Срок эксплуатации |
всего, лет |
15 |
наработка за время эксплуатации, ч |
85000 |
Использовать будем КР1554, так как она лучше отвечает требованиям ТЗ и имеет общедоступный и простой заграничный аналог 74AC.
Факторизация системы логических уравнений
Проведем факторизацию двух систем уравнений, получившихся в результате минимизации и декомпозиции системы ФАЛ:
1. Минимизация системы функций алгебры логики (раздельная)
2. Декомпозиция системы функций алгебры логики методом ПМФ
= v v v v v v v v v
= v v v v v v v v v
= v v v v v v v
= v v v v v v v
=
После факторизации:
1. Минимизация:
2. Декомпозиции методом ПМФ:
= v v
=( v) v (vv ) v(v) v(v) v
= ( v )( v ) v ( v )( v )
= *( (v v) v*( v ))*()
=
После факторизации отчетливо видно, что сложность реализуемого устройства будет легче, если использовать ФАЛ после минимизации исходных данных.
Разработка принципиальной схемы синтезируемого устройства
Рассмотрим номенклатуру ИС, которые включает в себя серия КР1554.
Тип элемента |
Обозначение |
Максимальное время переключения, нс |
Ток потребления (при 0 сигнале на выходе), мкА |
Ток потребления (при 1 сигнале на выходе), мкА |
Зарубежн. аналог |
2х4И-НЕ |
ЛА1 |
10 |
40 |
4 |
74AC20 |
4x2И-НЕ |
ЛА3 |
8 |
74AC00 |
||
3х3И-НЕ |
ЛА4 |
10 |
74AC10 |
||
4х2ИЛИ-НЕ |
ЛЕ1 |
8 |
74AC02 |
||
3х3ИЛИ-НЕ |
ЛЕ4 |
10 |
74AC27 |
||
4х2И |
ЛИ1 |
10 |
74AC08 |
||
2х4И |
ЛИ6 |
10 |
74AC21 |
||
4х2ИЛИ |
ЛЛ1 |
10 |
74AC32 |
||
6х1НЕ |
ЛН1 |
10 |
74AC04 |
||
4х2ИСКЛ. ИЛИ |
ЛП5 |
20 |
80 |
8 |
74AC86 |
6 буферных элементов без инверсии |
ЛИ9 |
10 |
40 |
4 |
74AC34 |
Теперь построим таблицу, которая будет включать в себя количество элементов, нужных для реализации наших ФАЛ методом минимизации:
Тип логического элемента |
Кол-во эл-тов |
Тип ИС |
Кол-во ИС |
Число неиспользуемых элементов |
2И |
24 |
ЛИ1 |
6 |
- |
2ИЛИ |
16 |
ЛЛ1 |
4 |
- |
НЕ |
6 |
ЛН1 |
1 |
- |
Буферный элемент |
6 |
ЛИ9 |
1 |
0 |
Меры обеспечения контроля при изготовлении и эксплуатации:
К проектируемому устройству не предъявляются особые требования по обеспечению контролепригодности.. Таким образом, для контроля правильной работы схемы целесообразно использовать метод тестового диагностирования. Для этих целей помимо выходных сигнальных контактов на разъем будут выведены дополнительные тестовые разъемы.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.