Разработка преобразователя простого 4-х разрядного кода букв десятичного алфавита (0, 1, 2,…,9) в код по индивидуальному заданию (1, 5, 7, 11, 10, 13, 4, 2, 15, 3) с формированием бита паритета

БАЛТИЙСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ «ВОЕНМЕХ» им. Д. Ф. УСТИНОВА

Кафедра ______

КУРСОВАЯ РАБОТА

по учебной дисциплине _____________________________________________

на тему ___________________________________________________________

__________________________________________________________________

студента __________________________________________________________

Фамилия, Имя, Отчество студента группы ________________

ПРЕПОДАВАТЕЛЬ

____________   /____________________/

Подпись                           Фамилия

“____” _____________  200__ г.

Санкт-Петербург

2008 г.

Оглавление

ТЕХНИЧЕСКОЕ ЗАДАНИЕ. 3

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА.. 4

1.     Анализ технического задания. 4

2.     Составление логических уравнений устройства и их минимизация. 5

3.     Разработка принципиальной схемы синтезируемого устройства. 6

4.     Обоснование выбора элементной базы. 8

5.     Расчет технических показателей устройства. 9

6.     Моделирование работы устройства, анализ правильности функционирования и состязаний в схеме. 10

7.     Разработка конструкции печатной платы. 12

8.     Оценка степени выполнения задания. 13

СПИСОК ИСПОЛЬЗОВАННОЙ ЛИТЕРАТУРЫ.. 15

ТЕХНИЧЕСКОЕ ЗАДАНИЕ
ПОЯСНИТЕЛЬНАЯ ЗАПИСКА

1.  Анализ технического задания.

В соответствии с техническим заданием (ТЗ) для разработки преобразователя простого 4-х разрядного кода букв десятичного алфавита (0, 1, 2,…,9) в код по индивидуальному заданию (1, 5, 7, 11, 10, 13, 4, 2, 15, 3) с формирование бита паритета, была составлена таблица истинности (таблица 1) вида:

Таблица 1.

Бит паритета, в соответствии с ТЗ выбран четным. Например, если по выходам Y получаем  1010, это число содержит две «1», следовательно, бит паритета равен 1, а число 0010, одну 1 – бит паритета равен 0.

2.  Составление логических уравнений устройства и их минимизация.

Для простоты составления логических уравнения и их минимизации были составлены карты Карно.

В результате минимизации были получены следующие выражения:

3.  Разработка принципиальной схемы синтезируемого устройства.

По полученным выражениям в программном пакете OrCad 9.2  были составлены две схемы (Рис. 1 и Рис. 2.):

Рис. 1. Принципиальная схема устройства. Вариант № 1.

Рис. 2. Принципиальная схема устройства. Вариант № 2.

4.  Обоснование выбора элементной базы.

В принципиальной схеме устройства были использованы элементы серии 74ALSxxxx фирмы Texas Instruments. Отечественным аналогом данной серии являются маломощные быстродействующие интегральные микросхемы серии КР1533 предназначенные для организации высокоскоростного обмена и обработки информации, временного и электрического согласования сигналов в вычислительных системах. Микросхемы серии КР1533 по сравнению с извесными сериями логических ТТЛ микросхем обладают минимальным значением произведения быстродействия на рассеиваемую мощность.

Конструктивно микросхемы этой серии выполнены в 14-, 16-, 20- и 24- выводных стандартных пластмассовых корпусах типа 201.14-1, 238.16-1, 2140,20-8 и 2142.24-2.

Технические характеристики приведены в таблице 2.

Таблица 2.

5.  Расчет технических показателей устройства.

Так как было предложено два варианта принципиальной схемы расчет производится для двух схем.

·  Напряжение питания 5В ±10% для обеих схем.

·  Потребляемая мощность всего устройства вычисляется сложением потребляемой мощности всех элементов. Для схемы № 1 P_ср не превышает 185мВт. Для схемы №2  P_ср не превышает 190мВт.

·  Время формирования выходного сигнала определялось для двух схем экспериментально. Пример снятия показаний приведен на рис. 3. Полученные данные приведены в таблице 3:

Таблица 3.

·  Как видно из таблицы 2 обе схемы имеют диапазон температур соответствующий ТЗ.

·  Перегрузки до 500g.

·  Одиночные удары с ускорением не более 150g длительностью 0,1-2 мс.

·  Вибрация с частотой 1-2000 Гц и ускорением не более 20g.

Рис. 3. Снятие t_з. на временной диаграмме. t_з. для Y₂ = 24,801нс

6.  Моделирование работы устройства, анализ правильности функционирования и состязаний в схеме.

На рисунках 4 и 5 изображены временные диаграммы, полученные в ходе модулирования работы схем № 1 и № 2, соответственно в программном пакете OrCad 9.2.

Рис. 4. Временная диаграмма схемы № 1.

Рис. 5. Временная диаграмма схемы № 2.

Как видно из временной диаграммы обе схемы функционирую правильно.

Следует отметить, что в схеме № 1 было зафиксировано 4 состязания, а в         схеме № 2 - 8 состязаний.

Во время анализа работы схемы № 1 было найдено решение для ее модернизации, заменить элементы 74ALS08 на элементы 74ALS11A и закоротить у них один вход. Принципиальная схема модернизированной схемы приведена на рис. 6. Модернизация привела к снижению потребляемой мощности со 185мВт до 177мВт, а так же к улучшению t_з.ср. Сравнительные данные приведены в таблице 4

Таблица 4.

Рис. 6. Принципиальная схема устройства. Вариант № 1-б.

7.  Разработка конструкции печатной платы.

В соответствии с принципиальной схемой № 1 (рис. 1.) програмном пакете DipTrace была разработана 2-х сторонняя печатная плата. Верхняя сторона изображена на рис. 7, нижняя на рис. 8.

Рис. 7. Верхняя сторона печатной платы.

Рис. 8. Нижняя сторона платы.

8.  Оценка степени выполнения задания.

Оценка степени выполнения задания приведена в таблице 5.

Таблица 5

Несоответствие диапазона температур объясняется чувствительностью