Разработка двоично-десятичного счетчика с предварительной установкой, страница 3

1.  Структурный тип счетчика – параллельный (синхронный).

2.  В счетчике предусмотрена возможность переноса в старший разряд.

3.  Условное графическое обозначение счетчика.

4.  Таблица назначение выводов счетчика:

Работа схемы определяется двумя входами V и Ra. Низкий уровень напряжения на входе V и высокий уровень напряжения на входе Ra разрешают предварительную установку счетчика в состояние определяемое логическими уровнями на информационных входах D0-D3. Установка производится асинхронно. Счет импульсов, начиная с установленного числа, будет осуществляться при наличии высокого уровня на входе V и высокого уровня на входе Ra. Состояние входов D0-D3  при этом безразлично. Сброс счетчика производится при подачи низкого уровня напряжения на вход Ra.

          5. Таблица состояний счётчика.

*        Состояние входа  P определяется состоянием выходов счетчика. Если код на выходах счетчика соответствует цифре 9, то на выход Р будет уровень логического «0». Во всех остальных случаях на выходе Р будет уровень логической «1».

4.Выбор и описание работы элементной базы.

В качестве элементной базы в работе задана ТТЛШ (ALS) логика, которая широко используется в быстродействующих цифровых микросхемах. Вместо обычных биполярных транзисторов в этих элементах используется транзистор Шотки, это позволяет сократить время рассасывания избыточного заряда по сравнению с обычным биполярным транзистором на 3-4 порядка.

На рис. 2 показана схема базового логического элемента заданной К1533 серии.

Рис. 2  Принципиальная схема базового ЛЭ И-НЕ серии К1533.

Схема содержит три основных каскада: входной, выполненный на транзисторах VT1.1, VT1.2, VT2 диодах VD1.1, VD1.2 и резисторах R1и R2; фазовращательный, включающий транзисторы VT3, VT5, диоды VD2.1 и VD2.2 и резисторы R4 – R6; выходной усилитель состоящий из транзисторов VT4, VT6, VT7 и резисторов R7 и R8.

Повышение быстродействия способствует применение на выходе диодов Шотки с малыми площадью и ёмкостью.

При низком напряжении на входе на базе транзистора VT2поддерживается низкое напряжение, которое недостаточное для его отпирания. Транзисторы VT2,VT3 и VT7 закрыты. Высокое напряжение на входе транзистора VT4 открывает его, а также транзистор VT6. На выходе схемы устанавливается  напряжение высокого уровня.