Разработка специализированного процессора для выполнения операции алгебраического сложения чисел с плавающей запятой, страница 6

Для осуществления перехода по условию X4 между формированием признака X4 и началом следующего такта должно пройти не менее 26 нс. Таким образом, цикл S23 также не укладывается в короткий цикл, и поэтому использован длинный.

Длительность тактов S24 и S27 определяется возможной скоростью работы регистров КР1533ИР13, длительность такта для которых не должна быть меньше 40 нс, соответственно выбран короткой цикл 72 нс.

Длительность такта S25 определяется временем формирования признака X4, которое было рассмотрено выше.

Наличие холостых тактов объясняется тем, что из цикла S23 возможны ветвления по пяти различным ветвям, в то время как управляющий автомат одновременно обрабатывает ветвление лишь по одной ветви.

В случае, если нарушена нормализация мантиссы влево, а порядок числа уже равен нулю (ситуация отрицательного переполнения), производится обнуление мантиссы в такте S31.

В случае нарушения нормализации мантиссы вправо и равенства порядка 255 происходит переход в состояние S32, при этом на внешнее устройство в течении 72 нс выдается сигнал OV (переполнение), затем следует переход на состояние S0 со снятием сигнала OV и сигнала BUSY, то есть процессор переходит в режим ожидания запуска.

При переходе в состояние S33 происходит установка в 1 признака разрешения вывода EO, через время tзд.проц.PY на шине данных процессор выставляет данные (порядок результата PY)

tзд.проц.PY= t3,0 (1) зд.р(АП14)

tзд.проц.PY=25 нс

За 40 нс до окончания цикла S34 на выход COUT поступает единичный импульс длительностью 36 нс, по которому внешнее устройство должно зафиксировать информацию с шины данных. Фиксация может производится по фронту, по уровню или по спаду COUT.

При переходе в состояние S35 через время tзд.проц.MY на шине данных процессор выставляет данные (порядок результата MY0)

tзд.проц.MY=tзд.р(КП12 AàDO)+ tзд.р(АП14 DIàDO)

tзд.проц.MY=21+13=34 нс

Фиксация информации внешним устройством производится аналогично порядку PY. Время между установлением достоверной информации на шине данных и фронтом сигнала COUT составляет 70 нс.

Вывод MY1, MY2 производится аналогично.

При переходе процессора в состояние S0 производится обнуление выхода BUSY, что является признаком, что процессор свободен и ждет прихода команды активизации.

Как показал расчет, максимальную длительность имеет цикл инкремента/декремента счетчика на ИМС DD28, DD29 при выравнивании мантисс.

Длительность цикла составляет:

Tдл.цикла=    tзд.р.(ИЕ7 CU/CDàPU/PD)+tзд.р.(ИЕ7 CU/CDàQ)+tзд.р.(74F02)+                          +tзд.р.(74F20)+tзд.р.(iPLD22V10-7)+ tпу(74F399 AàC)+                                          + tзд.р.(74F399 CàQ)+t(начало циклаàфронт CU/CD)

Tдл.цикла=16+19+6,5+6,5+7,5+8,5+10+t = t+74 нс время t зависит от длительности единицы синхроимпульса. Длительность логического нуля на входах CU/CD должна быть не менее 18 нс. Для обеспечения этого времени применена сборка по И управляющих сигналов с синхроимпульсом. При этом длина уровня единицы синхроимпульса должна быть такой, чтобы обеспечить 18-ти наносекундный импульс на входах счетчика при различных сочетаниях быстродействия элементов в различных трактах прохождения сигнала.

При длительности синхроимпульса 36 нс время t от начала такта до фронта CU/CD составляет 34 нс, длительность нуля на входах CU/CD составляет 26 нс, что гарантирует срабатывание счетчика. Таким образом, полный цикл составляет 108 нс. Тактовые импульсы при этом имеют скважность 3, что соответствует коэффициенту деления управляемого делителя 3. При коэффициенте деления 2 скважность соответственно составляет величину 2, длительность цикла при этом равна 72 нс (короткий цикл).

Снижение длительности короткого цикла невозможно из-за ограничений по быстродействию ПЗУ и других микросхем управляющего автомата:

Tкор.цикла=   tзд.р.(74F244 при Снагр=100пф)+tвыб ПЗУ+tпу(74F399 DIàC)+                                  +tзд.р.(74F399 CàQ)

Tкор.цикла=13+45+3+10=71 нс


6. Организация питания устройства