Разработка передающего комплекта телеуправления, страница 4

Функциональная схема формирования холостой серии представлена на рис. 3.1, а временная диаграмма, поясняющая ее работу, на рис. 3.2.

Рисунок 3.1. – Функциональная схема формирования холостой серии.

Рисунок 3.2. – Временные диаграммы схемы формирования холостой серии.

Согласно представленному рисунку формирование холостой серии происходит следующим образом.

На холостой серии триггер кодирование ТК (А13) возбуждается по динамическому инверсному входу  J  от инвертора А12 в момент его открытия, что имеет место при переключении распределителя RG (А5) в 31-ю, а затем в 32-ю позиции.

При невозбужденном триггере ТК (А13) на его прямом выходе Q имеет место «0» и логическая схема «ИЛИ» (А2) пропускает импульсы от непрерывно работающего генератора импульсов G  (А1). Эти импульсы через инвертор А3 переключают распределитель RG(А5) ,поступают на вход времязадающего элемента А7, а также через логическую схему «И» (А4) на частотный передатчик ЧП, поскольку   инвертор А6 закрыт на всех позициях распределителя, кроме 31-й .

Обозначение его входной цепи А5-31 означает, что сигнал на его вход подается с 31-го выхода А5, т.е. с 31-го выхода распределителя.

Таким образом, до возбуждения триггера ТК (А13) распределитель RG(А5) переключается на каждом импульсе от генератора импульсов G (А1). Эти же импульсы поступают на частотный передатчик   ЧП и, кроме того, запускают времязадающий элемент А7, который в свою очередь запускает элемент А8, выдающий на своем выходе кратковременно «1» через некоторое время после переключения распределителя. Кратковременный сигнал «1» с элемента А8 поступает на логические схемы «И» (А9 и А12), но эти схемы остаются запертыми сигналами «0», поступающими соответственно с выходов 31 и 32 распределителя RG . Следовательно, на соответствующие входы логической схемы «ИЛИ» (А11) поступают «0», инвертор А12 остается закрытым и на инверсный динамический вход J (А13) непрерывно поступает «1». На третий вход А11 от В11 при холостой серии непрерывно подается «0».

Импульсы с генератора  G (А1) все время поступают и на один из входов логической схемы «И» (А15), но эта схема при невозбужденном триггере ТК получает сигнал «0» с его прямого выхода Q (А13) и не пропускает импульсы от генератора G на счетный вход триггера ДВ1 (А16).

При переключении распределителя  RG в 31-ю позицию на его 31-м выходе появляется сигнал «1», что снимает запрет с логической схемы «И» (А9). Эта схема при получении очередного сигнала «1» с выхода А8 пропустит его на вход логической схемы «ИЛИ» (А11) и далее на вход инвертора А12, что вызовет появление на его входе сигнала «0» и возбуждение триггера кодирования ТК(А13) по динамическому инверсному входу J.  При этом на прямом выходе триггера Q сигнал «0» сменится на «1»,  а на инверсном выходе Q  - «1» на «0».

При возбужденном триггере кодирования ТК сигнал «1» с его прямого выхода Q поступает на логические схемы «ИЛИ»  (А2) и «И» (А15). В результате этого схема А2 перестает пропускать импульсы от генератора G , подавая непрерывно «1» на вход инвертора А3 и удерживая на его выходе сигнал «0». Распределитель RG перестает переключаться, и на вход частотного передатчика ЧП будет непрерывно подаваться сигнал «0».

Схема «И» (А15), получив с выхода Q (А13) разрешающий сигнал «1», начинает пропускать импульсы от генератора G (А1) на счетный вход первого триггера датчика времени ДВ1 (А16), который начинает переключаться.

Одновременно при возбуждении триггера ТК (А13) сигнал «0» с его инверсного выхода Q через формирующую схему Ф (А14) вызывает первое дополнительное переключение триггера ДВ1 (А16) по инверсному установочному входу S, в результате чего на прямом выходе этого триггера Q  (А16) устанавливается сигнал «1».

В дальнейшем счетная схема, представляющая собой двоичный двухразрядный счётчик из триггеров ДВ1 (А16) и ДВ2 (А17), начинает переключаться от импульсов, поступающих с генератора G (А1).

В момент смены на прямом выходе Q ДВ2 (А17) сигнала «1» на «0» триггер ТК (А13) сбрасывается по динамическому инверсному входу К.