Программная реализация комбинационных схем на микроконтроллере К1-20: Методические указания к лабораторной работе № 3 по дисциплине “Микропроцессорные информационно-управляющие системы на железнодорожном транспорте”, страница 7

Но сравнению с компиляционным методом рассматриваемый подход является универсальным. Изменения, которые требуются при переходе от одной БФ к другой, сводятся к изменению со­держимого стека. Метод является быстродействующим, так как для вычисления функции требуется сравнение входного набора не со всеми словами - конъюнкции, а до обнаружения первого совпадения { когда f = 1 ). Недостатком данного метода явля­ется возможность значительной длины стока при большом числе конъюнкций в ДНФ реализуемой функции.

3.2. Метод адресных переходов

В соответствии с этим методом осуществляется предвари­тельное вычисление таблицы истинности ( ТИ ) реализуемой функции. Затем осуществляется хранение ТИ в памяти микропроцессора. Размещение ТИ в памяти осуществляется таким обра­зом, что с каждым входным набором однозначно сопоставляется одна ячейка памяти, в которой хранится соответствующее значения функции.

 Пусть задана функция , а в табл. 1 приведена ТИ заданной функции.

Таблица 1

X4

X3

X2

X1

f

0

0

0

0

1

0

0

0

1

1

0

0

1

0

0

0

0

1

1

0

0

1

0

0

0

0

1

0

1

0

0

1

1

0

0

0

1

1

1

0

1

0

0

0

1

1

0

0

1

1

1

0

1

0

0

1

0

1

1

0

1

1

0

0

1

1

1

0

1

0

1

1

1

0

0

1

1

1

1

0

Для хранения ТИ в памяти микропроцессора выделяется область из шестнадцати последовательно расположенных ячеек. Адрес первой ячейки, где хранится значение функции f, на двоичном наборе 0000, например, имеет адрес 2300 (Н).Осталь­ные ячейки имеют относительные адреса ( относительно адреса 2300 (Н)). Они представляют собой сумму числа 2300 (Н) и двоичного набора, на котором надо определить значение f. По­лученная сумма даст адрес ячейки памяти, где хранится иско­мое значение f.

На рис. 9 показана карта памяти, отражающая содержимое ТИ заданной f.

Адрес ОЗУ

Содержание ОЗУ (II)

2300

01

2301

01

2302

00

2303

00

2304

00

2305

00

2306

00

2307

00

2308

01

2309

01

230А

00

230В

00

230C

01

230D

00

230E

00

230F

00

Рис.9

На рис. 10 приведена блок-схема алгоритма программы вычисления БФ по методу адресных переходов,  на рис. 11 при­ведена программа IР 2, соответствующая блок-схеме. На блок-схеме, в поле комментариев, цифрами обозначены команды программы IР 2, реализующие соответствующие блоки программы. Входные переменные Х1, Х2, ХЗ, Х4 подключены к каналу “В” ППА ( разряды D0, D1, D2, D3 соответственно ). Следует отме­тить, что подключение переменных Х1...Х4 в данном примере отличается от подключения входных переменных в трех ранее рассмотренных примерах. Настройка ППА D58 производится так же, как и ранее рассмотренных трёх примерах. Выходная функция f выводится в канал "А" ППА ( разряд D0).

 


                                                                                                                        Команды 1,2