Контроллер имитатора поверхностного сигнала «Имитатор типа 2D-patt», страница 5

Для HDSP-7803 (зелен.): R15 = (V_сc - V_БЭнас - V_OL) / I_Бнас =

=(5-0.7-0.4)/8.6мА=470 Ом.

Значение резистора R20  будет равно 1кОм.

Генератор частоты сканирования может быть построен на свободном таймере прибора 8155. Требуемая для обновления регистров 1 и 2 ППОП должна запускаться с частотой F_scan = 400 Гц. При наличии тактовой частоты F_clk = 3 мГц для получения частоты F_scan необходим делитель частоты с модулем пересчета

Таймер прибора 8155 имеет коэффициент пересчета 2¹⁴, следовательно, он может быть использован для генерации запросов прерывания по входу R5.5.

Поскольку вход прерывания R5.5 потенциальный, то для исключения повторного срабатывания ППОП на входной потенциал, равный «1», необходимо предусмотреть снятие его с входа R5.5 до окончания прерывания. Такое управление может быть создано с помощью D-триггера, который устанавливается по входу С выходным сигналом переполнения таймера (D = 1) и сбрасывается по входу R сигналом, сформированным в ППОП.

4. Селектор адреса:

В табл. 4. представлена сводная информация по элементам памяти и устройствам ввода/вывода функциональных блоков.

      Таблица 4. Память и устройства ввода/вывода контроллера

Функциональные блоки			Память		УВВ		Сигнал выбора
			Размер	Адрес	Адрес	Размер
ROM  (8755)			2 Кбайт	0000h-07FFh	-	-	CS00#
RAM (8155)			256 байт	0800h-08FFh	-	-	CS01#
Устройства ввода-вывода
Таймер временного паттерна  (8155)	RG A		-	-	09h	1 байт	CS01#
	RG C		-	-	0Bh	6 бит
	RG B				0Ah	1 байт
	RG CW/SW				08h	1 байт
Устройство формирования дельта-импульсов (8155)	RG C		-	-	0Bh	2 бита		CS01#
Индикаторное устройство (порты прибора 8755 + таймер прибора 8155)	RG A		-	-	00h	1 байт		CS00#
	RG B		-	-	01h	1 байт
	DDRA		-	-	02h	1 байт
	DDRB		-	-	03h	1 байт
	Таймер (8155)	Timer MSB	-	-	0Dh	1 байта		CS01#
		Timer LSB	-	-	0Сh	1 байта
Устройство ввода-вывода пакетов управления  (8156)	RG A		-	-	09h	1 байта	CS02#
	RG C		-	-	0Bh	6 бит
	RG B				0Ah	1 байта
	RG CW/SW				08h	1 байта

Таблица 5 Таблица назначенных адресов

Достаточно типичным решением построения селектора адреса является использование микросхемы адресного дешифратора, например 555ИД7.

Рис.4. Схема дешифратора адреса

5. Блок формирования временного паттерна

Временной паттерн состоит из 16 (без учета повторения) или из 32 (с учетом повторений)  временных интерва­лов, имеющих значения 16000, 300, 700 и 80000 – 7 * 1000 мкс, в начале каждого из которых аналоговый блок выводятся короткие дельта-импульсы положительной или отрицательной полярности.