Контроллер имитатора поверхностного сигнала «Имитатор типа 2D-patt», страница 2

Раздел I

Уточнение технического задания.

Целью настоящей курсовой работы является проектирование имитатора сигналов  двух пространственных волн: одна с управляемой задержкой, а другая – с постоянной (типа 2D-patt).

Имитаторы этой группы работают на фиксированной заранее установленной частоте повторения, но с переменной задержкой (Delay) излучения сигнала, что соответствует различным расстояниям от станции или характеристикам отражения сигнала в зоне пространственной волны. Кроме того, каждый импульс пачки повторяется дважды с интервалом 300 мс – таким образом создается две пространственные волны.

Имитатор получает команду настройки от ПЭВМ в виде пакета из пяти байт,  выполняет настройку параметров своего сигнала в соответствии с полученными указаниями в переделах ограничений этой группы имитаторов и выдает ответный сигнал на ПЭВМ, чем подтверждает поступление управляющей информации и готовность начать работу. Структура управляющего и стартового пакетов изображена на рисунке 1.

2D-patt – вариант курсового расчета,  в котором проектируются контроллер типа 2D и программный модуль, ориентированный на формирование и поддержку работы таймера временного паттерна с учетом особенностей назначения контроллера типа  2D-patt.

   пакет управления                                          стартовый пакет

1

2

3

4

5

1

2

3

   1-й пакет управления        N-й пакет управления          стартовый пакет

1

2

3

4

5

…….

1

2

3

4

5

…….

1

2

3

рис. 1 Структура пакетов управления и старт

Таблица 1 Структура пакета упраления

Номер байта	информация	Значения
1	Код ASCII идентификатора в группе	F, D, А, N
2	Номер имитатора в группе	001…255
3	Номер дополнительной частоты	0…7
4	Управляющая информация для имитаторов типа D	0 (для F), 30…255
5	Признак окончания пакета	FFH

После этого контроллер ожидает прихода стартового пакета, затем, после указанной задержки начинает генерацию навигационного сигнала. Параметры сигнала не меняются до прихода нового управляющего пакета.

Рассмотрим алгоритм работы контроллера:

Рис. 2 Схема алгоритма контроллера

Раздел II

1.  Структурная схема контроллера

Рис. 3 Упрощенная структурная схема контроллера

2. Разработка аппаратной части контроллера:

Структурная схема контроллера приведена на Рис. 4. В задании курсовой работы предложено использовать частоту 3 МГц.  Микропроцессора с такой частотой нет, поэтому необходимо выбрать микропроцессор с большей тактовой частотой. Так как МП8085АН-1 не может работать с кварцевыми резонаторами непосредственно (необходим внешний тактовый генератор), то из экономических соображений целесообразно выбрать МП8085АН2.

БИС ROM 8755 является стираемым программируемым ПЗУ. Эта схема имеет объем памяти 2 kByte, адресуется 11-разрядами шины адреса, также она имеет два 8-разрядных порта ввода-вывода, которые в данной разработке не применяются (ввод-вывод указанно организовать на микросхеме 8156). 8755 обладает невысоким быстродействием, поэтому может работать без сигнала READY только для МП8085АН, мы используем МП8085АН2, поэтому мы должны использовать автомат готовности, имеющийся в приборе 8755.

Память типа RAM предложено выполнить на микросхеме 8155. Данная микросхема содержит ОЗУ 256 Вyte, три порта ввода-вывода (2 порта 8-разрядные и один 6-разрядный), 14-разрядный таймер, представляющий собой 14-разрядный вычитающий счетчик с параллельной загрузкой данных. Более быстродействующий вариант БИС 8155Н-2 предназначен для использования с МП8085АН-2, а БИС 8155Н предназначена для использования без режима ожидания с МП8085АН. Следовательно лучше использовать БИС 8155Н-2. БИС 8155 имеет встроенный 10-разрядный регистр защелку фиксирующий значения сигналов