Розробка і дослідження аналого-цифрової моделі мікросхеми, страница 4

Таблиця 2. – таблиця електричних станів ЧИ-НІ

Щоб побудувати логічний елемент з трьома станами треба побудувати послі­довний  двоплярний польовий ключ комутації КК.

На рис.3 за інвертором DD1 іде пара різнополярних польових транзисторів VT1 і VT2. Затворами керують потенціали з протилежними фазами Ф1 і Ф2: р-канал замкнеться при низькому рівні імпульсу Ф2, n-канал – при високому рівні Ф1. За період t₁ ключ комутації КК розімкнутий, тому що на затвори VT1 і VT2 подані закриваючі рівні. На час t₂ КК замикається, тому що відразу обидва транзистора VT1 і VT2 одержать відкриваючі сигнали Ф1=В та Ф2=Н.

Рис. 3 Елемент з третім Z-станом

На рис. 4 приведена еквівалентна схема до схеми на рис. 3. В додаток до неї тут є інвертор DD1, що формує дві фази сигналу керування Ф1 та Ф2=НЕ-Ф1. Канал даних замкнеться у випадку, показаному на рис. 4, коли від перемикача S1 подається напруга низького рівня. Вихідний ланцюг стане високоомним, з дуже великим опором Z. Сигнали з входу в вихідний провід пройти не можуть. Виходи після ключа комутації КК можна безпосередньо приєднувати до загальної шини даних.

КІТ 14в.04074.00ПЗ

Аркуш

6

Зм.

Аркуш

№ документа

Підп.

Дата

Використовуючи інвертори зі станом Z, коли їхні виходи потрібно з’єднува­ти, важливо дотримуватись правила: сигнали дозволу повинні бути сформовані так, щоб для сусідніх каналів вони не перекривалися (по-іншому, повинен бути захисний інтервал – пауза).

Ключ комутації дозволяє суттєво спростити схеми одно- та двоступе­невих тригерів.

Рис. 4

Мікросхеми К176ТМ1 і К176ТМ2 містять по два D-тригери, причому тригер в ТМ1 має тільки вхід скидання R, а в ТМ2 є обидва входи асинхрон­ного керування: R і S. Структурна схема одного D-тригера показана на рис.5. Всі стани тригера ТМ2 приведені в таблиці 3. Тригер переключається за по­зитивним перепадом на тактовому вході С, при цьому логічний рівень, що є присутнім на вході D, передається на вихід Q.

Рис. 5 Схема одного тригера мікросхеми К176ТМ2

КІТ 14в.04074.00ПЗ

Аркуш

7

Зм.

Аркуш

№ документа

Підп.

Дата

Входи скидання R і установки S тригера незалежні від тактового входу С і мають високі активні рівні. Максимальна тактова частота може досягати 5 МГц, але час фронту тактового сигналу не повинен перевищувати 5 мкс (інакше з'явиться помилка на виході). З іншого боку, тривалість тактового імпульсу повинна бути більш 100 нс. Час встановлення вихідних даних – більш 25 нс.

Таблиця 3 – стани D-тригера мікросхеми К176ТМ2

1. 1. 1. Аналіз режимів роботи заданої схеми та її параметрів

Згідно з таблицею 3, тригер має п’ять режимів, які змінюють стан тригера. Ці режими:

Асинхронне скидання в 0               (S, D, R, C) = (Н, Н, В, Н)

Асинхронне       встановлення в 1  (S, D, R, C) = (В, Н, Н, Н)

Завантаження 0                               (S, D, R, C) = (Н, Н, Н, В)

Завантаження 1                               (S, D, R, C) = (Н, В, Н, В)

Зберігання                                       (S, D, R, C) = (Н, Н, Н, Н)

1. 2. Вибір елементної бази для моделі тригера

Модель D-тригера реалізується за допомогою чотирьох елементів ЧИ-НІ, чотирьох інверторів та чотирьох комутаційних ключів.

Також для формування тестової послідовності потрібен генератор імпульсів на чотири входи.

2. Розробка часових діаграм щодо синтезу перевіряючої тестової послідовності

Тригер  переключається за позитивним перепадом, отже в момент при подачі даних на вхід даних D на вході синхронізації С має бути позитивний сигнал. Скидання в 0 та встановлення в 1 – асинхронне, тобто немає різниці

КІТ 14в.04074.00ПЗ

Аркуш

8

Зм.

Аркуш

№ документа

Підп.

Дата