Розробка і дослідження аналого-цифрової моделі мікросхеми, страница 3

1. Розробка структурної схеми пристрою

1.1. Обґрунтування вибору структурної схеми

Серія мікросхем К176 відноситься до мікросхем КМОП (КМОП – ско­рочення від комплементарні польові транзистори зі структурою метал-окисел-напівпровідник)

В основі всіх цифрових мікросхем КМОП знаходяться три логічних елемен­ти: І-НІ, ЧИ-НІ і комутаційний ключ (КК). За допомогою КК реалізуються вихо­ди з третім станом дуже великого вихідного імпедансу Z (практично розімкнуте). Польові транзистори можна з'єднувати послідовно («стовпчиком»), тому елемен­ти І-НІ, ЧИ-НІ будуються за різними схемами і на відміну від ТТЛ тут не треба перейменовувати логічні рівні. Для КМОП прийнято, щоб 1 відображалося високим рівнем, а 0 – низьким.

На рис.1 наведена принципова схема двовхідного елемента І-НІ. Якщо послідовно перебирати всі комбінації напруг високих і низьких рівнів, що надходять на входи А і В, і розглянути рівні на виході Q, вийде таблиця станів інвертора І-НІ (таблиця 1). Якщо на входи А і В подати напруги високого рівня (В), n-канали транзисторів VT1 і VT2 будуть замкнуті, а канали VT3 і VT4 розімкнуті. На виході Q виявиться напруга низького рівня (Н). Якщо на вхід А чи В надходить хоча б один низький рівень, один з каналів VT3 чи VT4 виявляється замкнутим і на виході Q з'являється напруга високого рівня. В результаті верти­кальний стовпчик даних на виході Q (таблиця 1) відповідає функції І-НІ.

Рис. 1. Двовхідний елемент І-НІ

КІТ 14в.04074.00ПЗ

Аркуш

4

Зм.

Аркуш

№ документа

Підп.

Дата

Якщо на входи А і В подати два позитивних імпульси сигнал на виході Q буде відповідати площі їхнього збігу (але з інверсією).

Таблиця 1. – таблиця електричних станів схеми І-НІ

Пристрій базового елемента ЧИ-НІ (рис.2), як би зворотне в порівнянні з елементом І-НІ: тут паралельно з'єднані n-канальні і послідовно р-канальні транзистори. Тільки збіг низьких вхідних рівнів на входах А і В дасть високий рівень на виході Q, тому що в цей момент замикаються обидва верхніх р-канальних транзистори VT1 і VT2. Присутність хоча б одного високого рівня В на входах А, В означає замикання одного з рівнобіжних n-канальних транзисто­рів VT3, VT4.

Стани виходу Q в залежності від рівнів, що послідовно надходять на входи А і В показані в таблиці 2. Тут тривалість інвертованого сигналу на виході Q відповідає часу дії обох вхідних сигналів.

Рис. 2 Двовхідний елемент ЧИ-НІ

КІТ 14в.04074.00ПЗ

Аркуш

5

Зм.

Аркуш

№ документа

Підп.

Дата