1) считывание данных из памяти или с входного порта;
2) запись данных в память или на выходной порт;
3) внутренние операции микропроцессора;
4) передачу управления другой ячейке памяти;
Третий тип (внутренние операции) включает действия с регистрами (такими, как аккумулятор) без доступа к памяти или портам ввода-вывода. Например, содержимое одного регистра может быть передано другой регистр или содержимое некоторого регистра может быть увеличено либо уменьшено на 1. Четвертая группа включает команды типа JMP, CALL и RET.
Наиболее часто используемые команды микропроцессора К1821ВМ85 (1, с. 73):
Ø Команды манипулирования данными (MVI, INR, CMA);
Ø Команды проверки условий и передачи управления (CPI, JMP, JZ);
Ø Команды обращения к памяти и ввода-вывода (LDA, STA);
Ø Команды обращения к подпрограммам (CALL,RET);
Ø Команды управления прерываниями (SIM, EI, DI).
Большинство основных функциональных возможностей процессора К1821ВМ85 обеспечивается именно этим небольшим набором команд (1, с. 76).
Таблица 3.1 – Выводы микроконтроллера К1821ВМ85
|
Обозначение вывода |
Тип вывода |
Назначение |
||||||||||||||||||||||||||||||||||||||||
|
XTAL1, XTAL2 |
Вход |
XTAL1 и XTAL2 подсоединяются к микросхеме либо LC или RC-цепочке для запуска внутреннего синхрогенератора, либо кварцевого резонатора. XTAL1 может служить также входом для внешних синхроимпульсов, поступающих через логический вентиль. Входная частота делится на два для получения требуемой процессором внутренней частоты. |
||||||||||||||||||||||||||||||||||||||||
|
AD7..AD0 |
Тристабильный вход-выход |
Мультиплексорная шина адреса/данных: 8 младших разрядов адреса памяти (или адреса ввода – вывода) появляются на этой шине в течение первого такта машинного цикла (Т-состояние). В течение второго третьего тактов она становится шиной данных. |
||||||||||||||||||||||||||||||||||||||||
|
TRAP |
Вход |
Немаскируемое прерывание при возникновении непредусмотренной ситуации, вызывающие выполнение команды RESTART. Оно распознается в тот же момент, что и INT или RST 5.5-7.5. Этот сигнал не может быть замаскирован либо заблокирован запретом прерывания никаким способом. Имеет самый высокий приоритет из всех прерываний. |
||||||||||||||||||||||||||||||||||||||||
|
RST 5.5, RST 6.5, RST 7.5 |
Входы |
RESTART INTERRUPTS (Прерывания повторного запуска): эти три входа имеют такую же временную диаграмму, как и INT, за тем исключением, что они вызывают автоматическую выдачу внутренней команды RESTART. |
||||||||||||||||||||||||||||||||||||||||
|
INT |
Вход |
INTERRUPT REQUEST (Запрос прерывания): используется как прерывание общего назначения. Этот сигнал воспринимается только в течение цикла, следующего за последним циклом выполнения текущей команды и при наличии состояний HOLD и HALT. С появлением сигнала INT запрещается увеличение содержимого СК и формируется сигнал #INTA. В течение этого цикла могут выдаваться команды RESTART или CALL для перехода к выполнению подпрограммы обработки прерывания. Прием сигнала INT разрешается и запрещается программным путем. Он запрещается сигналом RESET (Сброс) и немедленно после того, как прерывание принято. |
||||||||||||||||||||||||||||||||||||||||
|
RIN |
Вход |
Устанавливает СК в нуль и сбрасывает триггеры разрешения прерывания и подтверждения захвата HLDA. |
||||||||||||||||||||||||||||||||||||||||
|
READY |
Вход |
Если сигнал READY имеет высокий уровень в течение цикла чтения или записи, это указывает на то, что память или внешние устройство готовы пересылать или получать информацию. Если сигнал READY имеет низкий уровень, центральный процессор будет ожидать целое число циклов, пока не появится высокий уровень сигнала READY, прежде чем завершить цикл чтения или записи. |
||||||||||||||||||||||||||||||||||||||||
|
HOLD |
Вход |
Сигнал HOLD (Захват) указывает, что другие устройства запрашивают использование адресной шины или шины данных. Центральный процессор, получив запрос захвата, откажется от использования этой шины, как только завершится текущая операция передачи по шине. Внутренние процессы в микропроцессоре могут продолжаться. Процессор может опять получить доступ к шине только после того, как сигнал HOLD исчезнет. Когда прием сигнала HOLD подтверждается, линии адреса данных #RD, #WR и IO/M переходят в третье состояние. |
||||||||||||||||||||||||||||||||||||||||
|
SID |
Вход |
Линия последовательных входных данных. Данное с этой линии загружается в разряд 7 аккумулятора при каждом выполнении команды RIM. |
||||||||||||||||||||||||||||||||||||||||
|
CLOCK |
Выход |
Выход синхроимпульсов для системной синхронизации. Период сигнала CLOCK вдвое больше периода входных сигналов XTAL1, XTAL2. |
||||||||||||||||||||||||||||||||||||||||
|
А15..А8 |
Тристабильный выход |
Адресная шина: самые старшие 8 разрядов адреса памяти или 8 разрядов адреса ввода-вывода. |
||||||||||||||||||||||||||||||||||||||||
|
ALE |
Выход |
Разрешение фиксации адреса: этот сигнал появляется в течение первого такта машинного цикла и разрешает фиксацию адреса внутрисхемным фиксатором. |
||||||||||||||||||||||||||||||||||||||||
|
#RD |
Выход, 3 состояния |
Управление чтением: низкий уровень на выходе #RD указывает, что должно быть произведено чтение из выбранной ячейки памяти или из устройства ввода-вывода. |
||||||||||||||||||||||||||||||||||||||||
|
#WR |
Выход, 3 состояния |
Управление записью: низкий уровень на выходе #WR указывает, что информация с шины данных должна быть записана в выбранную ячейку памяти или устройства ввода-вывода. |
||||||||||||||||||||||||||||||||||||||||
|
S0,S1 и IO/#M |
Выход |
Состояние машинного цикла:
* - третье состояние (высокой импеданс). Х – значение безразлично. S1 может использоваться в качестве предварительного указателя состояния чтение/записи. Сигналы S0,S1 и IO/#M устанавливаются в начале машинного цикла и остаются неизменными в течение всего цикла. Задний фронт сигнала ALE может использоваться для фиксации состояния этих линий. |
||||||||||||||||||||||||||||||||||||||||
|
#INTA |
Выход |
INTERRUPT ACKNOWLEDGE (Подтверждение прерывания): выдается взамен сигнала #RD (с аналогичной синхронизацией) в течение цикла команды после того, как принят сигнал INTR; может использоваться для приведения в действие микросхемы управления прерываниями 8259 или активизации какого-либо другого порта прерываний. |
||||||||||||||||||||||||||||||||||||||||
|
ROUT |
Выход |
Указывает на то, что произведен сброс центрального процессора. Может использоваться в качестве сигнала сброса системы. |
||||||||||||||||||||||||||||||||||||||||
|
HDLA |
Выход |
HOLD ACKNOWLEDGE (Подтверждение захвата): указывает, что центральный процессор получил запрос захвата (сигнал HOLD) и что он освободит шину в следующем цикле. Как только сигнал HOLD исчезнет, уровень сигнала HLDA становится низким, и процессор снова захватывает шину через время, равное половине длительности цикла. |
||||||||||||||||||||||||||||||||||||||||
|
SOD |
Выход |
Линия последовательных выходных данных. Выходной сигнал SOD устанавливается или сбрасывается в соответствии с командой SIM. |
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.