Задатчики интенсивности. Аналоговые и цифровые задатчики интенсивности

12. задатчики интенсивности

Задатчики интенсивности (ЗИ) являются типовым блоком в системе управления электроприводом. ЗИ (интегрозадающие устройства) служат для формирования плавного изменения выходного сигнала при переходе задающего сигнала от одного уровня к другому, а именно создать линейное нарастание и спадание сигнала с требуемым темпом.

Аналоговые задатчики интенсивности выполняются на операционных усилителях (рис. 12.1).

Рис. 12.1. Схема ЗИ на трех операционных усилителях

Первый усилитель DA1 работает без обратной связи, но с ограничением выходного напряжения U₁ и имеет характеристику прямоугольной формы. Второй ОУ DA2 – интегратор с постоянным темпом нарастания

Темп интегрирования регулируется изменением R_вх2. Третий усилитель DA3 формирует отрицательное напряжение обратной связи

При подаче на вход задающего напряжения U_зад напряжение на выходе U_вых возрастает линейно.

В момент времени t_п, когда  интегрирование прекращается и выходное напряжение, достигнув значение

далее остается неизменным. При снятии с входа задающего напряжения
(U_зад = 0) происходит процесс линейного уменьшения выходного напряжения до нуля.

Изобразим характеристику входного усилителя и диаграмму изменения выходного напряжения ЗИ (рис. 12.2).

Рис. 12.2. характеристика входного усилителя и диаграмма выходного напряжения ЗИ

цифровой задатчик интенсивности (цзи) реализуется на цифровых интегральных микросхемах (ИМС)  (рис. 12.3).

Рис. 12.3. Схема ЦЗИ

ЦЗИ состоит из трёх частей: ФЧ – формирователь чисел, УДЧ – управляемый делитель частоты, ГТИ – генератор тактовых импульсов. в состав ФЧ входят компаратор ЕС, ячейка управления W1 и реверсивный счетчик. УДЧ состоит из ячейки управления W2 и счетчика СТ1, работающего на вычитание.

Цифровое задание по уровню N_3.У  с числом разрядов n преобразуется ФЧ в число N на входе, линейно изменяющееся от  начального значения N₀ до установившегося N_з.у в течении времени

где  f_у – управляющая частота.

Темп изменения выходного числа N определяется  f_у, которая формируется УДЧ в зависимости от цифрового задания темпа N_з.т.

гдеf_г – частота ГТИ.

По диаграмме (рис. 12.4). Пусть в начальный момент времени t₀ СТ1 обнулен, т.е. N₀ = 0, а на входе ФЧ задан числовой уровень N_з.у = N_з.у1. Тогда компаратор дает единичный сигнал на входе N₁>N₂ (“больше”). Этот сигнал подается на верхний элемент И ячейки W₁, и при наличии разрешающего сигнала управления V_у1=1 на выход суммирования (+1) счетчика СТ1 проходят импульсы с частотой f_у = f_у1 от УДЧ который задает темп интегрирования, определяемый числом N_з.т = N_з.т1. Счетчик выполняет суммирование, и на его выходе растет число N. В момент времени t₁, когда управляющий сигнал V_у1=0, суммирование на некотором уровне N=N₁ прекращается и возобновляется в момент t₂ при V_у1=1.

Рис. 12.4. Диаграмма работы ЦЗИ

При сохранении V_у1 = 1 суммирование прекращается при N = N_з.у1. (момент времени t₃), при этом на среднем выходе компаратора (N₁ = N₂) появляется единичный сигнал.

Если на выходе ФЧ появляется новое значение
N = N_з.у2<N_з.у1, то компаратор дает единичный сигнал на выходе N₁<N₂ “меньше” (момент t₄). При этом, если  V_у1 = 1, то открывается нижний элемент Иячейки управления W₁ и импульсы УДЧ с частотой f_у2, зависящий от N_з.т = N_з.т2, проходят на вход вычитания «-1» счетчика СТ1. Счетчик выполняет вычитание, и число N на его выходе снижается. При сохранении V_у1 = 1 уменьшение N прекращается при  N = N_з.у2 (момент времени t₅).

Темп интегрирования в счетчике устанавливается с помощью числового кода N_з.т на входе УДЧ. Это число записывается в счетчик СТ2 при его нулевом состоянии, когда сигнал обратной связи через элемент НЕ переводит триггер ячейки управления W2 в единичное состояние. Этим единичным сигналом с прямого выхода триггера, подаваемого на вход с счетчика, разрешается запись числа N_з.т. Появляющееся на выходе N счетчика СТ2 записанное число через обратную связь дает сигнал 0 на S – выходе и 1 на R – выходе триггера при отсутствии импульса f_г ГТИ. Триггер переходит в нулевое состояние и блокирует счетчик СТ2 от записи выходного сигнала. При наличии разрешающего сигнала V_у2 = 1 через элемент «И» проходит инверсный сигнал f_г на вход
«-1» СТ2, и счетчик работает в режиме вычитания. После прохождения числа импульсов, равного N_з.т счетчик переходит в нулевое состояние. Сигнал обратной связи переводит триггер в единичное состояние, который размер записи числа N_з.т в счетчик и далее цикл работы УДЧ повторяется. Единичный сигнал триггера, продолжающийся в течении одного периода работы ГТИ, повторяется через каждые  секунд и образует последовательность выходных импульсов УДЧ с частотой f_у. Эти импульсы поступают на вход W₁ ФЧ, задавая темп интегрирования счетчику СТ1.