Сообщения и сигналы. Структура простейшей цифровой вычислительной машины с магистральной организацией. Виды данных и основные операции с ними

Порядок изложения ЦВМ на ПО ФПС

Сообщения и сигналы.

Сигнал и информационный параметр.
Аналоговый способ отображения информации в сигнале.
Цифровой способ представления. Дискретизация и квантование.

Системы счисления. Действия в позиционной системе счисления. Перевод величины из одной позиционной системы в другую. Двоичная и шестнадцатеричная системы в цифровой технике. Преимущества двоичной системы счисления.

Основные понятия алгебры логики. Понятие двоичной (логической) переменной. Использование алгебры логики для описания действий в двоичной системе счисления.

Представление цифровой информации в технических устройствах. Многоуровневое и двухуровневое кодирование. Элементарные цифровые устройства: функциональное описание (рассмотрение). Комбинационные узлы. Узлы с памятью (конечные автоматы). Триггер, регистр, счетчик.

Многоуровневая организация ЦВМ (и вообще сложных систем). Иерархии уровней. Смысл и практическая ценность изучения нижележащих уровней иерархий.

Структура простейшей цифровой вычислительной машины с магистральной организацией.

 Основные функциональные части ЦВМ: процессор, память, периферийные устройства, магистрали, их назначение и основные свойства.

Основные части процессора: регистры, АЛУ, их свойства и назначение.
Иерархическая организация памяти.

Принцип работы ЦВМ с хранимой программой. Структура процессорной команды в пространстве и во времени. Возможности повышения скорости работы ЦВМ путем распараллеливания частей (этапов) вычислительного процесса. Иерархия уровней распараллеливания.

Распараллеливание на уровне команд и этапов команды. Конвейеризация и суперскалярная структура процессора. Факторы, мешающие низкоуровневому распараллеливанию. Приёмы для борьбы с мешающими факторами.

Виды данных и основные операции с ними.

Представление целых чисел.
Целые без знака. Действия в ограниченной разрядной сетке.
Представление целых со знаком: дополнительный код. Переполнение и расширение разрядности. Операции, помогающие организовать действия с повышенной разрядностью: учет переноса, операции расширения разрядности. Флаги переполнения.
Особенности организации умножения и деления целых в ограниченной разрядной сетке.
Сравнение целых чисел и набор условий ветвления в программах.

Формат плавающей точки, его свойства.
Правила и особенности действий в формате ПТ.
Стандарт ANSI/IEEE 754-1985. Диапазоны значений полей и чисел. Специальные кодовые комбинации.

Кодирование текстов. Принципы кодирования символов и других свойств текста (разметки текста). Стандарт Unicode. Символьное представление чисел. Низкоуровневые операции с фрагментами текста – строками (цепочками кодов символов).

Графические данные. Источники происхождения графических данных. Представление графических данных для отображения – двумерный массив пикселей. Растровый и векторный способы описания.
Основные классы действий при манипуляциях с изображением в ЦВМ. 1) Преобразования внутренних описаний: моделирование динамики, масштабирование, повороты,… 2) формирование данных для представления на устройствах отображения.
Низкоуровневые операции с графическими данными: побитовые, с двумерными блоками, аппаратная растеризация примитивов, матричные операции (SIMD).

Процессор: регистровая модель и типовой набор команд

Группы регистров: для хранения операндов, для хранения адресов, счетчик команд, указатель стека, регистр состояния, системные (управляющие) регистры.

Структура системы команд. Основы синтаксиса Ассемблера. Двухуровневая классификация команд.

Организация обмена с периферийными устройствами. Ввод-вывод изолированный и отображаемый на память.

Организация памяти

Разновидности организации доступа к памяти: 1)память с адресным (произвольным) доступом, 2) память с последовательным доступом, 3) память с ассоциативной выборкой.

Адресная организация: способы адресации и уточнение понятия адресного пространства.
Простые, однокомпонентные способы адресации.
Полезность многокомпонентных способов адресации и интерпретация компонент.
Способы адресации с автоиндексацией.
Понятие и интерпретация косвенной адресации. Реализация операции взятия адреса.

Специальные варианты многокомпонентных схем формирования адреса:
Относительная адресация и достижение позиционной независимости.
Страничная адресация и сокращение длины команды
Базирование при формировании адреса и возможности, предоставляемые базированием.
Сегментный механизм в процессе формирования адреса, его назначение и возможности.

Память с последовательным доступом. Стековая память и ее использование. Организация стекового доступа к памяти с адресной организацией.

Система команд процессоров х86 как пример.

Способы адресации в архитектуре х86. Использование сегментного механизма

Команды копирования.
Команды для стекового доступа к памяти
Команды обработки.
Команды переходов.
Прочие команды
Расширения системы команд платформы х86.

Пример использования набора команд и способов адресации в процессорах х86.

Управление вычислительным процессом

Ветвления и циклические конструкции. Действие команд на флаги. Команды проверок и их использование. Команды условных переходов: разновидности, способы адресации, примеры использования. Способы уменьшения количества точек ветвления с целью улучшить условия конвейеризации.

Поддержка модульной (блочной) структуры программы.
Команды, поддерживающие организацию модульной структуры – обращения к подпрограммам. Решение проблем связи с подпрограммой по управлению и по данным.
Аппаратная поддержка сохранения-восстановления контекста.
Выделение-освобождение памяти под локальные переменные.

Синхронизация программы с внешними и внутренними событиями.
Реакция на события с помощью опроса состояния (готовности).
Механизм аппаратных прерываний, его детали, свойства, назначение и использование. Возможности управления прерываниями. Подсистема прерываний в платформе х86 как пример.

Организация реакции на исключительные ситуации. Вызов процедур с помощью команд программных прерываний.

Многоуровневая организация подсистемы памяти.

Кэш память. Устройство, разновидности кэш памяти. Учет особенностей кэш-памяти при оптимизации кода.

Концепция виртуальной памяти. Трансляция адресов в защищенном режиме виртуальной адресации в процессорах х86. Сегментный и страничный механизмы трансляции. Модели памяти в защищённом режиме. Реализация виртуальной памяти на основе страничного механизма. Аппаратная поддержка защиты программ в процессорах семейства х86.