Введение в технологию программирования на языке Ассемблера, страница 11

          PCU (PowerControlUnit) – блок управления потребляемой мощности процессора, реализующий режим TurboMode, который впервые введен в процессоры микроархитектуры Nehalem. Сутью его является динамическая подстройка тактовых частот ядер процессора и напряжения их питания, в зависимости от уровня их загрузки и температуры процессора. При этом, управление это осуществляется исходя из критерия достижения наилучшей энергоэффективности процессора.

          PCH (Platform Controller Hub) – вариант южного моста для новых чипсетов Intel P55, не использующих северный мост. Он, наряду со стандартным набором функций южного моста, получил также поддержку контроллера PCI-Express 2.0 для удовлетворения нужд периферийных устройств. Чипсет P55 разработан для CPU Core i7 и Core i5, которые используют разъемы типа Socket 1156.

PCI (PeripheralComponentInterconnect) – соединение периферийных компонентов, шина расширения.

QPB (QuadPumpedBus) – Шина учетверенной накачки. Системная шина процессора, используемая при работе с модулями памяти на микросхемах DDR2 SDRAM.

QPI(QuickPathInterconnect) – Новая шина, введенная разработчиками фирмы Intel для процессоров микроархитектуры Nehalem вместо шины FSB в рамках новой системной архитектуры QuickPathArchitecture. При этом на кристалле процессора располагается также контроллер шины QPI. Организация QuickPath Architecture позволяет обеспечить высокоскоростной обмен данными между процессором и внешней памятью, между процессором и чипсетом, а также  для связи процессоров друг с другом при многопроцессорной конфигурации. Шина QPI является последовательной, высокоскоростной двунаправленной шиной. Ее ширина в каждую сторону (передача и прием) составляет по 20 бит (20 отдельных пар линий), при этом 16 бит отводится для передачи данных, две линии зарезервированы для передачи служебных сигналов и еще две – для передачи кодов коррекции ошибок CRC. С учетом еще двух пар линий, используемых для синхронизации сигналов (одна на прием и одна на передачу), получаем, что шина QPI состоит из 42 пар линий, то есть является 84-контактной. Пропускная способность шины QPI составляет 25,6 Гбайт/с.           Интерфейс QPI сначала был известен под кодовым названием CSI (Common System Interface). Он подобен шине HyperTransport, уже несколько лет применяемой в процессорах компании AMD.

          (Почему же она последовательная? Взято из статьи «Весенний форум IDF 2008»). Очевидно потому, что она, как и последовательная шина PCI Express, в общем случае,  использует совокупность независимых последовательных каналов передачи данных.

          SATA (serialATA, serialAdvancedTechnologyAttachment) – последовательный интерфейс для работы с жесткими дисками.

SIMD  (SingleInstruction – MultipleData) – одновременное  исполнение одной инструкции над множеством операндов.

SMM  (SistemmanagementMode) – режим системного управления.

Shader – стандартная подпрограмма графического процессора для создания эффектов: подсветки поверхности объекта, построения теней и т.п.

SMT (SimultaneousMulti-Threading) – технология двухпоточной обработки информации на одном физическом процессоре. Другое название технологии Hyper-Threading, используемое в МП микроархитектуре Nehalem.

          SSE (Streaming SIMD Extensions) – потоковое расширение SIMD – инструкций ,которое дает возможность использования и вещественных чисел.

          TCC (ThermalControlCircuit) – блок управления частотой тактовых импульсов процессора, вплоть до их отключения, при изменении температуры кристалла процессора.

TDP (ThermalDesignPower) –  проектная теплотворная способность.

ThermalMonitor(EnhancedHaltState) -технология теплового мониторинга, т.е. изменения напряжения питания ядра процессора в зависимости от температуры кристалла МП.

          TurboMode (TurboBoost) – технология динамической подстройки тактовых частот ядер процессоров фирмы Intel, и напряжения их питания, в зависимости от уровня их загрузки и температуры процессора. При этом, управление это осуществляется исходя из критерия достижения наилучшей энергоэффективности процессора. Реализуется блоком PCU процессора.

          UCLK (unCoreClock) – частота работы северного моста, интегрированного в процессоры Core i7/i5. На этой частоте работает интегрированный кэш L3, а также контроллер оперативной памяти процессоров Core i7/i5.

          USB (UniversalSerialBus) – универсальная последовательная шина.

VT (IntelVirtualizationTechnology) – технология создания на одном физическом компьютере нескольких виртуальных компьютеров, работающих независимо друг от друга под управлением своих отдельных операционных систем. (В процессорах фирмы AMD аналогичную функцию выполняет технология AMDVirtualization).

         VT-d (Virtualization technology for directed I/O) - технология виртуализации ввода/вывода, созданная компанией Intel в качестве дополнения к уже существующей технологии виртуализации вычислений Vanderpool. Суть этой технологии заключается в том, чтобы позволить удалённой ОС работать с подключенными к PCI/PCI-Ex устройствами ввода/вывода напрямую на аппаратном уровне. Все современные процессоры Intel Core i7, вне зависимости от используемого процессорного разъёма, поддерживают данную технологию, а процессоры серии Core i5 – нет.

YMM ( ) – Новые 256-битовые регистры для хранения векторных команд стандарта AVX, введенные при реализации микроархитектуры Sandy Bridge.

ПСП (Пропускная способность памяти).

Частота шины QPI – Частота, на которой работает интерфейс QPI, связывающий процессоры Core i7 9XX с чипсетом Intel X58.

                                  ЛИТЕРАТУРА

1.  Брей Б. Микропроцессоры Intel: 8086/88, 80186/80188, 80286, 80386, 80486, Pentium, Pentium Pro, Pentium II, Pentium III, Pentium 4. Архитектура, программирование и интерфейсы. 6-е издание. Пер. с англ. – СПб.: БХВ – Петербург, 2005 – 1328 с.

2.  Гук М., Юров В. Процессоры Pentium III, Athlon и другие. – СПб.: ПИТЕР, 2000 – 478 с.

3.  Шагурин И.И., Бердышев Е.М. Процессоры семейства Intel P6. Архитектура, программирование, интерфейс. – М.: Горячая линия – Телеком, 2000 – 248 с.

4.  Юров В.И. Assembler, учебник для вузов, 2-е издание – СПб.: ПИТЕР, 2006 – 637 с.

5.  Матушкин Г.Г. Микропроцессорная техника. Учебное пособие,

     (электронный вариант), 2011 г.