BCLK(BaseCLK) – базовая (основная) частота. Это частота тактового генератора, при умножении которой на определенный коэффициент получаются рабочие частоты ядер центрального процессора, оперативной памяти, шины QPI и северного моста.
CRC (CyclicRedundancyCheck) - контроль циклическим избыточным кодом, циклический избыточный код (ЦИК) – один из способов контролировать целостность данных при их передачи и хранении.
CPU (Central Processor Unit) – центральный процессор.
CPUClock – частота работы ядер CPU.
DDR (DualDataRate) – удвоенная скорость данных, тип динамической оперативной памяти (DRAM) удвоенной скорости обращения.
DMI (DirectMediaInterface) – Локальная последовательная шина «точка – точка», обеспечивающая скоростной обмен информацией между «северным» и «южным» мостами ChipSet (до 2 Гбайт/с).
DMA (Direct Memory Access) – прямой доступ к памяти.
DPMI (DOS Protected Mode Interface) – интерфейс в защищенном режиме в среде DOS.
ECC 1 - (Error Checking and Correction) – обнаружение и исправление ошибок.
2 – (Error Checking Capability) – возможность контроля ошибок.
3 – (Error Correcting Code) – код с коррекцией ошибок.
4 – (Error Correcting Circuit) – схема коррекции ошибок.
EnhancedIntelSpeedStep – в процессорах Intel технология энергосбережения, путем изменения тактовой частоты работы процессора в зависимости от его вычислительной загрузки. В микропроцессорах фирмы AMD аналогичную функцию выполняет технология AMDCool’n’Quiet.
ExecuteDisableBit– технология аппаратной защиты в процессорах Intel от вирусов, использующих ошибки переполнения буфера памяти. В микропроцессорах AMD аналогичную функцию выполняет технология NXBit.
FLOPS (FloatingpointOperationsPerSecond) – количество операций над числами с плавающей запятой, выполняемых за секунду.
FSB (FrontSideBus) – шина, связывающая процессор с ОЗУ и вообще с «северным мостом» ChipSet (то же, что и системная шина).
FPU (FloatingPointUnit) – блок обработки вещественных чисел (чисел, представленных в формате с плавающей запятой).
GMA (GraphicMediaAccelerator) – графический акселератор, интегрированный в процессоры микроархитектуры Westmere, являющейся версией микроархитектуры Nehalem.
HDAudio (HighDefinition) – высококачественная аудиосистема.
HT (Hyper-Threading) - Технология гиперпотоковости , при которой за счет учета неодновременного использования узлов процессора при обработке информации, операционной системе дана возможность представлять один физический процессор как два логических, т.е. обрабатывать одновременно два потока данных. Эта технология виртуальной двухядерности под новым названием SimultaneousMultithreading (SMT), после некоторого перерыва использования в многоядерных МП семейства Intel Core, снова стала использоваться, и очень эффективно, в новых экономичных МП семейства Intel Atom и в МП микроархитектуры Nehalem, с некоторыми незначительными усовершенствованиями.
ICH (Input/OutputControllerHub) – Контроллер-концентратор ввода/вывода. Термин, введенный Intel при переходе к концентраторской (хабовой) архитектуре ChipSet. То –же, что и «южный мост» ChipSet, объединяющий менее скоростные, периферийные устройства и связывающий их с высокоскоростными блоки компьютера через «северный мост».
IEEE 1394 (Institute of Electrical and Electronic Engineers 1394) – спецификация последовательной шины (FireWire).
IDF (Intel Developer Forum) – Форум разработчиков Intel. Весенний и осенний форум разработчиков фирмы Intel, проводимый фирмой Intel два-три раза в год в разных городах мира.
ILP (Instruction – LevelParallelism) – технология распараллеливания операций на уровне инструкций с использованием ряда параллельно работающих исполнительных устройств процессора.
IMC (IntegratedMemoryController) – Интегрированный контроллер памяти, который интегрирован в сам процессор. Также характерен для процессоров микроархитектуры Nehalem. Очевидно слизали у AMD.
IntelEM64T (IntelExtendedMemory 64 Technology) – технология поддержки 64-разрядных адресаций. В микропроцессорах фирмы AMD аналогичную функцию выполняет технология AMD64.
Intel FDI (Flexible Display Interface) – интерфейс, связывающий графический контроллер GPU, расположенный в чипе процессора, с чипсетом Intel H55. При этом сам CPU, находящийся в этом же чипе, связан с Intel H55 через интефейс DMI. Впервые использован в процессорах семейства Intel Core i3/i5, чтобы упростить и, следовательно удешевить топ процессоры Intel Core i7
IOH(Input/OutputHub) – другое обозначение «северного моста», используемое в литературе.
ISA (Instructionsetarchitecture) – набор команд Intel SSE4 для микропроцессоров архитектуры IA-64.
LGA (LandGridArray) – корпус интегральной схемы с матрицей контактных площадок. Использовался для МП Pentium (LGA775), Intel Core2 (LGA1156), Intel Core7 (LGA1366).
LSD (LoopStreamDetector) – технологияобнаружения программных циклов. В любой программе практически всегда присутствуют программные циклы. Задача этой технологии обнаруживать эти циклы, запоминать инструкции этих циклов в специальном буфере, что позволяет избежать повторов в выполнении операций (предсказания ветвлений, выборки). При обнаружении программного цикла, инструкции в цикле пропускают фазы выборки (Fetch) и предсказания ветвлений в программе (Branch Prediction), а сами команды генерируются и поступают в декодер непосредственно из LSD. С одной стороны, это позволит снизить энергопотребление ядра процессора, а с другой – обойти фазу выборки команд.
MCH (MemoryControllerHub) – Контроллер-концентратор памяти. Термин, введенный Intel при переходе к концентраторской (хабовой) архитектуре ChipSet.Фактически - «Северный мост» ChipSet, связывающий процессор с основной памятью, видеосистемой и «южным мостом».
MMX (MultiMediaExtensions) – расширение системы команд CPU для мультимедийных приложений с использованием принципа SIMD.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.