Проектирование микропроцессорной системы контроля и управления объектом. Общие принципы проектирования микропроцессорных систем, страница 11

При двухстраничной организации модуля памяти можно в качестве селектора страниц использовать один из старших разрядов адреса. Это позволяет обойтись без дешифратора. На рис. 3.4 приведена схема такого двухстраничного модуля памяти. Селектором страниц является разряд А11 шины адреса. При А11=0 выбрана микросхема DD1 (ПЗУ). На входе  микросхемы DD2 (ОЗУ) будет сигнал лог. 1 с выхода инвертора DD3, поэтому DD2 не выбрана. При значении А11=1 наоборот, выбрано ОЗУ, а ПЗУ – нет. В данном модуле ПЗУ имеет адреса 0000H–07FFH, а ОЗУ – адреса 0800H–0FFFH.

ША       DD1 КР1533ИД7             ША    DD2 КР573РФ5          ШД ША     DD3 КР537РУ8       ШД

                          A      DC     0       SEL0                 A    ROM                                        A    RAM

               A11    0                  1                         A0    0     16K    DO                    A0      0      16K   DIO

               A12    1                  2                         A1    1                  0       D0           A1      1                  0      DO

               A13    2                  3                                                       1       D1                                          1      D1

                                                                       A10   10                                         A10    10    

               A14    &                                                    CS                7        D7                   CS                 7      D7

               A15                                                          OE                                                    OE

                                              7                      +5В   PG                                                    WE        

    “1”

                                                                                                                 SEL1

                               MEMR                                                  

                               MEMW                                                

Рис. 3.3. Функциональная схема модуля памяти

ША   DD1 КР573РФ5        ШД           ША        DD2 КР537РУ8       ШД

                                                        A    ROM                                                   A     RAM

                                                A0   0      16K                                          A0     0      16K

                                                A1   1                DO                 A11         A1     1                DIO

                                                                             0      D0                                                         0     D0

                                              A10  10                 1      D1                       A10   10                   1     D1

                                (SEL0)  A11  CS                                        1      (SEL1)   CS

                                                        OE                7      D7                                 OE                  7     D7

                                   +5B             PG                                                              WE

DD3 КР1533ЛН1

       MEMR

      MEMW

Рис. 3.4. Двухстраничный модуль памяти