Цифровые системы коммутации БЕТА-М. Сведения о построении цифровой системы коммутации АТС-180, страница 10

Регистр тестирования входящих ИКМ-линий доступен процессору по записи и предназначен для хранения тестовых байтов.

Мультиплексор-конвертор 2 тактируется частотой 2048F1 и преобразует последовательный код в канальные байты для тестирования исходящих ИКМ-линий.

Регистр тестирования исходящих ИКМ-линий доступен процессору по чтению и предназначен для фиксации исходящих канальных байтов по сигналу EWR2. Временное и пространственное положение этих байтов задается сигналами СNT 0–8 и кодом по шине А и может быть определено следующим образом:

- младшие четыре разряда представляются как номер ИКМ-тракта и производится их арифметический сдвиг;

- старшие пять разрядов представляются как номер канального интервала;

- к полученному 9-разрядному коду прибавляется смещение 10Н;

- инвертируется младший разряд.

Пример 3. Вычисление кода адреса тестового исходящего байта:

Регистр 1 доступен процессору по записи и вырабатывает следующие сигналы:

- сигнал управления состоянием передатчика исходящих ИКМ-линий DENЗ (DENЗ = 0 – передатчик отключен от магистрали);

- сигнал управления коммутацией МОDЕ. При МОDЕ = 1 – установление соединения и запись кода адреса входящего байта в адресное ОЗУ по адресу, соответствующему исходящему байту. При МОDЕ = 0 – тестирование исходящих ИКМ-линий и адресного ОЗУ;

- 9-разрядный код на шине А, который при коммутации определяет положение исходящего байта, а при тестировании – положение исходящих тестовых байтов;

- 9-разрядный код на шине В, который считывается из регистра по сигналу EWR1 и является адресом входящего байта.

Дешифратор 1 по коду I 0–3 и сигналу DEN2 вырабатывает разрешающие сигналы Е0–Е15 для отключения тестируемого канального интервала при нулевых значениях сигналов DEN2 и DEN1.

Цифровой компаратор 1 по коду Т 0–4 производит выбор временного положения одного из 32 канальных интервалов и формирует при единичном значении сигнала DЕN4 сигнал DЕN2 длительностью 3,9 мкс для стробирования дешифратора 1 и мультиплексора - конвертора 1.

Регистр 3 доступен процессору по записи и служит для формирования сигналов:

- сигнал разрешения DЕN1 для стробирования дешифратора 1 (при DЕN1 = 1 дешифратор отключен);

- сигнал разрешения DЕN4 (при DЕN4 = 0 цифровой компаратор 1 отключен);

- 5-разрядный код Т 0–4 для выбора временного положения тестируемого канального интервала, который может быть представлен как номер канального интервала с инверсией 4-го разряда. Например, для 5-го канального интервала код Т 0–4 будет равен: Т 0–4 = 10101;

- 4-разрядный код I 0–3 для выбора пространственного положения тестируемого канального интервала (ИКМ-тракт), который может быть определен как номер ИКМ-тракта. Например, для 12-го ИКМ-тракта код I 0–3 будет равен: I 0–3 = 1100.

Регистр 2 по сигналу совпадения СС формирует сигнал записи EWR2 тестовых исходящих байтов и устанавливает программно-доступный триггер «LОСК» в состояние 1, что определяет возможность следующей коммутации. Сброс триггера осуществляется сигналом WR1.

Регистр тестирования адресного ОЗУ доступен процессору по чтению и защелкивает по сигналу EWR2 9-разрядный код с шины В для тестирования кода адреса входящего байта. Для того чтобы проверить правильность записи адреса входящего байта (правильность коммутации), необходимо произвести коммутацию при МОDЕ = 0. Адрес входящего байта в этом случае не имеет значения, а адрес исходящего байта определяется аналогично, как и при МОDЕ = 1, за исключением величины смещения: необходимо вычесть смещение 12Н.