Схемотехника ТТЛШ и КМОП-транзисторной логики. Каскадное соединение дешифраторов, страница 15

Если в результате сложения выходной перенос "Р" равен нулю, то разность на выходе – положительна, а результат записан в прямом коде, т.е. может быть считан непосредственно с выхода сумматора "S".

Если в результате сложения выходной перенос оказывается в единичном состоянии (признак отрицательности числа), то разность – отрицательна, а результат записан в дополнительном коде, следовательно, такой результат суммирования, перед считыванием, должен подвергаться обратному преобразованию из дополнительного кода в прямой.

Программируемые логические матрицы. (ПЛМ).

Программируемые логические матрицы широко распространены, как формирователи логических функций, т.е., по своей сути, это комбинационные логические устройства. Условное графическое обозначение ПЛМ имеет следующий вид:

Структурная схема PLM изображена на следующем рисунке:

Схема имеет n-входов и m-выходов, т.е. на вход может подаваться n входных переменных, а на выходе данное устройство может одновременно формировать m логических функций.

Схема состоит из k вертикальных линий, в которых формируются функции z₁ – z_k. Эти функции z представляют собой произведения входных переменных a₁ – a_n, которые могут быть представлены как в прямом виде, так и в инверсном, следовательно, каждый конъюнктор имеет 2n входов. Эти входы соединены с шиной входных переменных посредством плавких перемычек, часть из которых пережигается, путем подачи соответствующих импульсов на соответствующие входы, согласно паспортным данным на конкретный PLM. Эти перемычки, кроме того, могут быть выполнены в виде управляемых p-n переходов. В любом случае появляется возможность выбора необходимых переменных a_i, поступающих на вход соответствующего конъюнктора. Т.о. можно сформировать необходимое произведение.

Полученные необходимые произведения суммируются в дизъюнкторах, комбинации подключения входов которых к вертикальным линиям z, так же выбираются проектировщиком, путем пережигания соответствующих плавких перемычек. Т.о. получаем m логических функций, которые проходят на выходы y_i либо без инверсии, либо с инверсией, что зависит от состояния управляемых инверторов (схема сумма по модулю два). Управляющие входы всех схем сумма по модулю два при разрушении соответствующих плавких перемычек оказываются подключенными к нулевому проводу. В противном случае, на них действует высокий потенциал логической единицы.

С помощью линейки выходных конъюнкторов сформирован управляющий вход "Е" (выбор кристалла). Если Е=1, то логическая функция, сформированная в PLM, проходит на выходы y_i. В противном случае на выходе устройства будет логический ноль.

Логические функции, получаемые на выходах "у", представлены в ДНФ.

Основное достоинство PLM состоит в том, что на его выходе могут формироваться несколько логических функций одновременно.

Далее см. "Синтез последовательностных устройств".