О возможности построения параллельного модема на сигнальных процессорах, страница 6

Итого:       7.. 8 циклов процессора

Остальные функции  цифровой обработки, выполняемые с тактовой частотой  информационной последовательности 800 (1600) Гц перечислены в таблице 4.7.

Таблица 4.7

Расход циклов процессора на обработку, выполняемую в передающем устройстве с частотой 800 (1600) Гц

Итого:        3.. 5 циклов процессора

Эти операции будут выполняться нерегулярно, но вызовут увеличение длительности части циклов обработки  до 10 .. 13 циклов процессора. С учетом  многофункциональности инструкций процессора ADSP-21XX  можно полагать, что дополнительные затраты циклов процессора на выполнение подготовительных и вспомогательных операций будут невелики. Некоторые осложнения и затраты времени возможны в связи с организацией взаимодействия четырех видов циклов в алгоритме обработки: с частотой 128 кГц, по числу подканалов 5,  с тактовой частотой в подканалах 200 Гц  и в канале 800 (1600) Гц.  Усложнения также возможны из-за  организации переключения режимов ОФМ/ДОФМ. Так что можно принять, что сложность обработки  в приемном устройстве  возрастёт и составит около 20.. 25 циклов процессора.

Явные функции цифровой обработки, выполняемые в приемном устройстве с частотой 25.6 кГц в каждом из пяти подканалов, и затраты времени на выполнение соответствующих операций  в процессоре перечислены в таблице 4.8.

Таблица 4.8

Расход циклов процессора на обработку одного подканала, выполняемую в приёмном устройстве с частотой 25.6  кГц

Итого:       9.. 10 циклов процессора

Остальные функции  цифровой обработки, выполняемые с тактовой частотой  информационной последовательности 800 (1600) Гц, перечислены в таблице 4.9.

Таблица 4.9

Расход циклов процессора на обработку,

выполняемую в приёмном устройстве с частотой 800 (1600)  Гц

Итого:      5.. 8 циклов процессора

Эти операции будут выполняться нерегулярно, но вызовут увеличение длительности части циклов обработки  до 14..18 циклов процессора. С учетом тех же факторов, которые отмечены выше для передающего устройства, можно принять, что сложность цикла обработки  в приемном устройстве  возрастёт и составит около 30.. 35 циклов процессора.

Таким образом, при применении сигнального процессора ADSP‑21XX  для реализации передающего устройства его производительность будет использована примерно на  треть, а при реализации приемного устройства ‑  только наполовину.  Имеющийся запас быстродействия процессора может быть использован или для повышения качества обработки путём усложнения алгоритма или  увеличения частоты его выполнения выше 25.6 кГц, или для повышения экономичности устройства по питанию путём снижения тактовой частоты процессора.