О возможности построения параллельного модема на сигнальных процессорах, страница 5

Быстродействие ЦСП характеризуется временем цикла или обратной величиной mips - числом миллионов инструкций, выполняемых за 1 с. Эти величины имеют значения 100 .. 30 нс и 10 .. 33 mips, соответственно. Ээффективность сигнального процессора значительно повышается за счет параллелизма в работе.  За один и тот же цикл процессор может: 

*   Генерировать адрес следующей инструкции.

*   Загрузить следующую инструкцию.

*   Переслать один или два операнда.

*   Изменить один или два указателя адресов данных.

*   Выполнить вычисление (одну-две операции).

*  Произвести обмен данными через последовательные порты.

*  Произвести обмен данными через аналоговый интерфейс.

Питание процессоров ADSP–21XX производится от источника с напряжением 5 или 3,3 В.  В активном режиме потребление составляет около 2 мA/mips (для 3 В в 1,5 раза меньше).  Таким образом, питание от 3 В снижает  потребляемую мощность в 2 раза. Предусмотрены  режимы экономии энергопотребления:

*   Режим ожидания по инструкции IDLE приостанавливает подачу тактовой частоты на основные узлы процессора  до возникновения  прерывания и потребление тока снижается в 4 .. 5 раз, а за счёт уменьшения на время ожидания частоты тактовых импульсов в 16 .. 128 раз потребление снижается еще в 1.5 .. 2.5 раза.

*   Режим покоя,  существующий после  аппаратного или программного сброса  до начала повторной загрузки программы по сигналу MMAP = 0,  характеризуется ничтожно малым потреблением тока порядка десятков мкА.

Загрузка программы  во внутреннее ОЗУ производится из внешней загрузочной  памяти , в качестве которой можно использовать недорогое 8-разрядное ПЗУ с быстродействием  втрое ниже, чем у процессора.

Семейство процессоров ADSP–21XX  считается  наиболее оптимальным по соотношению цена/качество. По состоянию на начало 1996 года цена процессора с циклом 100 нс составляла около 15 $, а с циклом 50 нс - около 25 $.  Сейчас цены примерно вдвое ниже.  Важным аргументом в пользу этого семейства является также полнота существующего набора программных и аппаратных средств поддержки разработчика.

4. Анализ алгоритмов цифровой обработки и возможности их реализации на сигнальном процессоре  ADSP-21XX.

Процессор является устройством, выполняющим операции обработки  только последовательно.  Правда, сигнальный процессор  ADSP-21XX отличается тем, что некоторые его инструкции являются многофункциональными, т. е. приводят к выполнению двух-трёх простых операций за время одного цикла. Время цикла при тактовой частоте процессора 10 МГц составляет 100 нс, т. е. за 1 с процессор выполняет 10 млн. циклов. Периодичность выполнения циклов обработки  сигналов в подканале должна соответствовать наибольшей используемой частоте 25.6 кГц, что следует из рассмотрения рис. 501 .. 17.  Для последовательной обработки пяти подканалов (4 информационных и 1 для синхронизации) цикл обработки сигналов должен задаваться частотой 5 ´ 25.6 кГц = 128 кГц.  Таким образом, на один цикл обработки сигналов приходится 10´10⁶/128´10³ = 78 циклов. Такой цифрой ограничивается допустимая сложность алгоритмов обработки, выполняемых процессором.

Явные функции цифровой обработки, выполняемые в передающем устройстве с частотой 25.6 кГц в каждом из пяти подканалов, и затраты времени в циклах  на  выполнение  соответствующих операций  в процессоре перечислены в таблице 4.6.

Таблица 4.6

Расход циклов процессора на обработку одного подканала, выполняемую в передающем устройстве с частотой 25.6 кГц