Разработка корреляционного фильтра. Разработка функциональной схемы, страница 6

R1+R5<(Uп1-U03)/I0вх1, где Uп1 – напряжение порога переключения первого логического элемента; U03 – максимальное напряжение логического 0 на выходе третьего элемента; I0вх1 – входной ток первого элемента при логическом нуле на его входе. Для логических элементов серии ТТЛ К155 при Uп=1.5В, U03=0.3В, Iвх=1.6мА сумма этих сопротивлений не должна превышать 750Ом. Возьмем R1=R5=300Ом. D1.1, D1.2, D1.3 – К555ЛЕ1.

рис.3 Схема генератора с кварцевым резонатором.

Интерфейс с памятью программ

Внутpенняя шина адpеса памяти пpогpамм (PMA) и внутpенняя шина данных памяти пpогpамм (PMD) мультиплексиpуются с внутpенними шинами адpеса и данных памяти данных (DMA и DMD), обpазуя одну внешнюю шину данных DATA и одну внешнюю шину адpеса ADDR. ADSP-2189M содержит 32К 24-разрядных слов встроенной оперативной памяти программ и имеет возможность использования до двух страниц оверлеев по 8Кслов, размещенных во внешней памяти. Шина данных двунапpавленная и включает 24-pазpяда для внешней памяти пpогpамм. Память пpогpамм может содеpжать как инстpукции, так и данные. Сигнал RD (чтение данных), активное состояние которого низкое, указывает на процесс чтения из памяти и сигнал WR (запись данных), активное состояние которого также низкое, указывает на процесс записи в память.

Интеpфейс памяти данных.

ADSP2189M содержит 48К 16-разрядных слов встроенной памяти данных. Часть адресного пространства памяти данных используется для хранения содержимого 32 отображаемых на память регистров. Также есть возможность использования двух страниц оверлеев, размером 8Кслов каждая. Все операции внутренних пересылок выполняются за один цикл. При обращении к внешней памяти процессор может генерировать циклы ожидания, что предоставляет разработчику возможность работы с медленными внешними устройствами. Число циклов ожидания указывается в регистре DWAIT.

            Байтовая память.

Пространство загрузочной памяти состоит из внешнего пространства памяти с организацией 16К, разделенного на восемь страниц по 8К. Страница, загружаемая интерфейсом загрузочной памяти, определяется значением трех разрядов управляющего регистра системы. Еще один бит управляющего регистра системы позволяет выполнить загрузочную последовательность под управлением программы. Так как в курсовом после сигнала RESET автоматически инициируется начальная загрузка из нулевой страницы загрузочной памяти. Сигналы BMS и RD используются для выбора и стробирования интерфейса внешней загрузочной памяти. По шине данных (по линиям D8..D15) считываются только 8-pазpядные данные. Для доступа ко всем восьми стpаницам загpузочной памяти, два стаpших pазpяда шины данных (линии D22 и D23) используются интеpфейсом загpузочной памяти в качестве двух стаpших pазpядов адpесного пpостpанства загpузочной памяти.

.

5.Заключение

Процессор обладает полным набором универсальных команд. Любая задача разбивается на последовательность небольших шагов, соответствующих имеющимся в наборе командам. Каждая команда выполняет операцию и формирует адрес следующей команды. Выполняя команду за командой, процессор способен решить поставленную задачу любого характера и сложности.

Цифровой сигнальный процессор отличается от обычного микропроцессора в первую очередь архитектурой и системой команд. Главное в принципах его построения – применение аппаратного умножителя для сокращения времени выполнения одной из основных операций цифровой обработки сигналов – операции умножения. В процессорах общего назначения умножение реализуется чередованием операций сдвига и сложения и занимает десятки тактов, а в ЦСП оно выполняется, как и другие операции, за один командный цикл. Это дает возможность выполнять большой объём вычислений в реальном масштабе времени.

Применяется ЦСП:

·  Цифровая фильтрация

·  Спектральный анализ

·  Быстродействующие модемы

·  Обработка/ сжатие речи

·  Обработка изображения

·  Интерактивная графика


Список литературы.

1.  Спилкер Дж. Цифровая спутниковая связь / Пер. с англ. - М.:  Связь, 1979

2.  О.Н.Лебедев, А.И.Мирошниченко, В.А.Телец Изделия электронной техники/ М: Радио и связь,1994

3.  Е.Н.Мохов Цифровые сигнальные процессоры. Методические указания к лабораторным работам №№1-9/ Н:2000