Проектирование передатчика на ЦСП ADSP-2101

Трудно найти область техники, где бы не могли успешно применяться сигнальные процессоры. Отличительной особенностью цифровой обработки сигналов является очень большой объем вычислений, осуществляемый в реальном или близком к реальному времени. Сегодня процессоры обработки сигналов применяются в беспроводных телефонах, стереооборудовании, компьютерах. В средствах связи         используются в высокоскоростных модемах, в системах распознавания речи, в системах сжатия изображения и системах видеотелефонной связи.

В последнее время всё более широкое распространение получают системы передачи и обработки, в которых поступающие на вход аналоговые сигналы преобразуются в цифровую форму, полученные цифровые сигналы передаются или обрабатываются, на выходе системы производится обратное преобразование сигналов из цифровой формы в аналоговую.

Использование цифровой формы представления сигналов может обеспечить более высокую помехоустойчивость при передаче сигналов, возможность построения аппаратуры с использованием последних достижений микроэлектроники, обеспечивающей гибкость функционирования, компактность, экономичность.

ADSP-2189M представляет собой однокристальный микрокомпьютер, оптимизированный для цифровой обработки сигналов (DSP) и других применений, требующих высокоскоростных вычислительных операций. ADSP-2189M изготовлен по высокоскоростной  1.0-микронной КМОП технологии с двухслойной металлизацией. Любая инструкция выполняется за один цикл. Изготовление по КМОП-технологии обеспечивает  низкое потребление энергии.

3. Общая структурная схема передатчика и параметры

канала связи

Заданием на данную курсовую работу является проектирование устройства на ЦСП ADSP – 2101. Этим устройством в моем варианте является передатчик, а разрабатываемым узлом модулятор ДОФМ – сигналов.

Схема 1. Структурная схема передатчика (устройства).  

 

Наименования блоков:

1. SRC - источник сообщения (датчик ПСП);

2. GEN - генератор поднесущей;

3. MDL – модулятор ДОФМ - сигналов;

4. TIM - источник тактовой частоты;

5. ADD - источник аддитивной помехи;

Параметры канала:

Скорость передачи   V=200 Бод;

Тактовая частота  F_такт=200 Гц;

Частота поднесущей   F_нес=3200 Гц;

Частота дискретизации  F_диск=25600 Гц=25.6 кГц;

Точность обработки не хуже, чем при 8-разрядном слове;

3. Разработка программы.

3.1 Расчет параметров.

Число периодов колебания сигнала с частотой поднесущей на одно сообщение (посылку) находится так:

                                                                                                                                             Число отсчетов сигнала на одном периоде колебания определяется как:

Так как всего в ПЗУ находится 256 отсчетов, то мы будем брать каждый 256/8=32-ой отсчет. 

Таким образом, количество отсчетов необходимое для передачи одного сообщения равно:

 

Сдвиг на 90⁰ соответствует 64-ому отсчету, на 270⁰ 192-ому отсчету в массиве синуса.

3.2 Упрощенная схема алгоритма работы передатчика.

Пояснение: поскольку частота дискретизации для интегратора в два раза меньше частоты дискретизации модулятора, то внутри цикла обработки с частотой дискретизации приходится два раза обращаться к подпрограмме SQRM ( подпрограмме, реализующей MSK-модулятор).

3.3 Обобщенный алгоритм работы устройства, записанный на Паскале.

Обобщённый алгоритм решения задачи на паскале необходим для упрощения процесса разработки программы на языке ассемблера ADSP-2189.

 Список используемых переменных:

Phasa – переменная, хранящая фазу сигнала, полученную на выходе интегратора;

A, I, Q, Х – промежуточные переменные;

step – шаг взятия отсчетов из массива синуса;

R – результат;

Y – переменная, хранящая значение сигнала, задержанное на один такт;

Dm – текущее значение сигнала, которое преобразуется в диф.кодере в +1 или -1;

i – переменная цикла ;

sin_mas – массив, хранящий 256 отсчетов синусоиды на одном периоде.

Алгоритм подпрограммы SQRM на Паскале:

 

Алгоритм основной программы MSK на Паскале:

3.2.Детализированный алгоритм подпрограммы korr /обработка с тактовой частотой/

 

3.3. Детализированный алгоритм основной программы Main

 

3.6. Расчет параметров таймера для формирования частоты

  дискретизации.

Для обработки отсчетов в нужный момент времени в программе на языке ассемблера необходимо использовать цикл ожидания. Для этого следует задействовать таймер, установив нужные параметры в его регистры.

Таймер процессора ADSP-2189M содержит два 16-битных регистра TCOUNT и  TPERIOD и один 8-битный регистр TSCALE. Эти регистры отвечают за работу таймера и отображены на область памяти: TPERIOD по адресу 0х3FFD, TCOUNT по адресу 0х3FFC, TSCALE по адресу 0х3FFB.

TSCALE – регистр масштаба (в работе TSCALE=0).

TCOUNT – регистр счета (до включения таймера он должен быть равен TPERIOD)

TPERIOD - регистр периода, который хранит период формирования прерываний.

Рассчитаем параметры таймера исходя из параметров канала:

Скорость передачи  V – 200 Бод 

Частота поднесущей  Fнес - 3.2 кГц

Частота дискретизации  Fдискр - 25.6 кГц

Число периодов колебания сигнала с несущей частотой 3.2 кГц на одно сообщение находится так:

        

Число отсчетов сигнала на одном периоде колебания равно: