Модулятор осуществляет кодирование сигнала по определенному способу модуляции сигнала – амплитудное, частотное, фазовое телеграфирование (в данном случае фазовая манипуляция – F9).
Линия связи представляет собой среду передачи с помехами.
Демодулятор осуществляет демодуляцию сигнала, тип которого определяется способом модуляции сигнала.
Декодер канала выполняет функции: 1) обнаружение ошибок; 2) исправление обнаруженных ошибок; 3) дешифрование принятого помехоустойчивого кода (выделение статистического кода).
Декодер источника формирует первичный электрический сигнал.
III. Разработка кодирующего устройства для формирования циклического кода
III.IРазработка структурной схемы кодирующего устройства для формирования циклического кода
Использование параллельного кода создаёт определённые неудобства при выгрузке в канал, поэтому используем схему, использующую схему последовательный код. Кодирование производится путём перемножения образующего полинома g(x) на информационный вектор a(x).
Общая структура построения схем
умножения (рисунок 2) состоит в том, что каждая сборка содержит ячейку памяти и
сумматор по модулю 2.
Для реализации умножения необходимо иметь r = n-k = 15-11 = 4 ячеек памяти и сумматоров.
gi{1, 0}.
Если gi =1 то это свидетельствует, что существует обратная связь иначе разрыв цепи.
Для образующего полинома g(x)=x4+x2+1 g0=1, g1=0, g2=1, g3=0, g4=1, таким образом получаем структурную схему (рисунок 3):
 |
III.II Разработка функциональная схемы кодирующего устройства для формирования циклического кода
На основе структурной схемы кодера построим функциональную электрическую схему кодирующего устройства (рисунок 4). Кодирующее устройство построено на:
1) Микросхема 54175FM – четырёх разрядный D-триггер с параллельной загрузкой (ТТЛ c общим входами C и R). Входы: 1 – сброс, 4, 5, 12, 13 - информационные входы, 9 – вход синхронизации. Выходы: 2, 7, 10, 15 – прямые, 3, 6, 11, 14 – инверсные выходы.
2) Микросхема К555ЛП5 - четыре двухвходовых логических элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (сумматор по mod2).
3) Микросхема КС531ЛИ1 – четыре элемента 2И (конъюнктора)
Принцип работы кодера
Перед началом работы при подаче единичного импульса на вход 1 триггера содержимое ячеек памяти триггера обнуляется.
Информационное сообщение подается на вход старшими разрядами вперёд.
Тактирование триггера осуществляется по фронту синхро-импульса С на синхро-входе 9.
Проследим путь одного разряда информационного сообщения по данной схеме на примере информационного сообщения 10000000000. Так как первыми идут старшие разряды, то первые 10 выходных битов будут нулями:
1) Сначала бит (1) попадает на вход 4 триггера, входы 2, 5 сумматора; на выходе 3 сумматора появляется сумма текущего бита и второго перед ним, которая поступает на вход 12 триггера (сумма S=1).
2) С выхода 2 триггера бит (1) поступает на вход 5 триггера; с выхода 10 триггера сумма S (1) поступает на вход 13 триггера.
3) Бит с выхода 7 (1) суммируется со вторым после него битом (0), образуя сумму S2 (1) на выходе 3 сумматора; Сумма S (1) с выхода 15 триггера суммируется со вторым после стартового бита (0), образуя в результате бит циклического кода (1) на выходе 6 сумматора; с выхода 3 конъюнктора при наличии синхро-сигнала на входе 2 конъюнктора снимается этот бит циклического кода (1).
Примечание: все эти этапы происходят одновременно, но в них участвуют разные разряды информационного сообщения. Так, к тому времени как на выходе будет снят первый разряд кодовой комбинации на обработку будет подан 5-й разряд информационного сообщения. После обработки всех информационных разрядов в триггере останутся ещё 4 разряда. Их необходимо вытолкнуть подачей нулей, поэтому следующим за последним разрядом был принят 0 в этапе 3.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.