При включении питания на вход RES “1” должна подаваться не сразу, а с некоторой задержкой Т=0,5*R*С2, чтобы генератор успел сформировать сигнал сброса RESET. Т должно быть порядка нескольких десятых долей секунды. Если взять R=510 кОм, а С2=1мкФ, то обеспечивается длительность сигнала RES, равная 0,255 сек., чего вполне достаточно для формирования сигнала сброса RESET. Для подачи постоянной “1” на входы RDY1 и RDY2 подключим их через сопротивление R0=1 кОм (ряд Е24, тип сопротивления Р1-4-0,5-1кОм±5%В), такое же сопротивление будем использовать и в дальнейшем для генерации “1” от источника питания.
Для правильного общения МП с периферийными устройствами и памятью необходимы внешние регистр адреса (RGA) и шинный формирователь данных (BFD). В соответствии с выбранной разрядностью адреса можно выбрать и разрядность регистров: RGA имеет 16 разрядов, а BFD - также 16 разрядов. Причём формирователь данных должен обеспечивать передачу информации в обоих направлениях. Управление этими буферными элементами производится сигналами процессора: ALE - защёлкивание адреса в RGA, DEN - разрешение передачи данных, DT/R - указание BFD направления передачи.
Для выполнения RGA возьмём 8-разрядные регистры КР1554ИР22, а для BFD - 8-разрядный шинный формирователь КР1554АП6. Защёлкивание адреса в RGA производится по срезу сигнала ALE. А выход регистра никогда не переводится в третье состояние.
BFD можно составить из двух корпусов АП6, и с помощью соответствующих сигналов микропроцессора обеспечивается передача данных в обоих напрвлениях.
Электрическое сопряжение
адресной шины и шины данных (для данного варианта - только адресной)
будет рассмотрено позднее.
Исходя из требуемых объёмов памяти, вычисленных ранее, можно выбрать микросхемы для реализации с их помощью модулей памяти.
Требуемая ёмкость ПЗУ - 32 кБ. Такой модуль удобнее всего реализовать двумя микросхемами масочного ПЗУ КР568РЕ3 (16К х 8). Эти микросхемы выбраны по нескольким причинам. Прежде всего нужно отметить, что ёмкость их существенно превышает ёмкость других микросхем этого типа, таким образом, применяя выбранный вид ПЗУ, можно сократить число корпусов на плате. Кроме того, мощность, потребляемая данной интегральной схемой в расчёте на 1 элемент памяти, оказалась одной из самых низких среди рассмотренных элементов.
Из этих двух микросхем ПЗУ одна будет подкдючена к младшей половине ШД (D0-D7) и будет содержать чётные адреса, а другая - к старшей половине (D8-D15) и будет выдавать на ШД информацию в случае обращения к нечётным адресам.
Выбор микросхемы для выдачи информации на нужную часть шины или на обе части можно осушествить следующим образом: адресный сигнал А0 используем для выбора микросхемы чётных адресов, а сигнал микропроцессора - разрешение старшего байта (BHE) - для микросхемы нечётных адресов. Для выбора же всего модуля ПЗУ необходимо использовать дешифратор адреса.
Для требуемых 4 кБ ОЗУ нужно также взять две микросхемы КР537РУ8А (2К х 8). Эти микросхемы имеют, например, следующие преимущества над другими: большая информационная ёмкость (что сокращает число корпусов на плате), совместимость с КМОП-уровнями, удобная организация (2К х 8 - можно “повесить” одну микросхему на половину ШД), также у них малая мощность потребления на единицу информационной ёмкости (160 мВт на 4 кБ). Подключение микросхем ОЗУ к шинам адреса и данных организуется аналогично ПЗУ. Сигнал BHE, формируемый МП, защёлкивается во внешнем триггере.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.