Синтез дискретных устройств. Рассмотрение ряда базовых вопросов построения логических устройств с жесткой логикой на базе современных интегральных схем, страница 6

a

a1

a2

S

Y1 Y2

Y3 Y4

S0

0 0

0 0

S1

 0 1

0 1

S2

1 0

1 0

S3

0 0

0

S4

1 1

1 1

i

y1 y2

y3 y4

y1 y2 y3 y4

a1=0

a2=1

1

0 0 0 0

0

0

2

0 0 0 1

0

0

3

0 0 1 0

0

0

4

0 0 1 1

0

0

5

0 1 0 0

0

0

6

0 1 0 1

1

0

7

0 1 1 0

0

0

8

0 1 1 1

0

0

9

1 0 0 0

0

0

10

1 0 0 1

0

0

11

1 0 1 0

1

0

12

1 0 1 1

0

0

13

1 1 0 0

0

0

14

1 1 0 1

0

0

15

1 1 1 0

0

0

16

1 1 1 1

0

1

i

k

Qn+1

0

0

Qn

0

1

0

1

0

1

1

1

Qn

Cостояние

Состояние инф. входов jk - триггеров

i

j1 

k1

j2

K2

y1 y2 y3 y4

     a1=0

a2=1

1

0 0 0 0

0

1

0

1

2

0 0 0 1

0

X

0

X

3

0 0 1 0

0

X

0

X

4

0 0 1 1

0

X

0

X

5

0 1 0 0

0

X

0

X

6

0 1 0 1

1

0

0

X

7

0 1 1 0

0

X

0

X

8

0 1 1 1

0

X

0

X

9

1 0 0 0

0

X

0

X

10

1 0 0 1

0

X

0

X

11

1 0 1 0

1

0

0

X

12

1 0 1 1

0

1

0

X

13

1 1 0 0

0

X

0

X

14

1 1 0 1

0

X

0

X

15

1 1 1 0

0

X

0

X

16

1 1 1 1

0

X

1

0