Иерархия функциональных модулей микропроцессорных систем. Иерархия конструктивных модулей микропроцессорных систем

1. Иерархия функциональных модулей микропроцессорных систем

Функциональные модули в соответствие с выполняемыми ими функциями разделяют на 4 группы и обозначаются следующими буквами: M (memory, память, хранение информации), P (processing, обработка информации), С (control, управление), T (transfer, передача данных).

В иерархической зависимости функциональные модули занимают 6 уровней:

1. Логические элементы – элементы логически неделимые и выполняющие элементарные (и, или, не) или двухступенчатые (или-не) логические функции.

2. Элементарные физические модули – представляют собой элементы обработки, хранения, обмена или управления единицей информации (триггеры, сумматоры…).

3. Типовые функциональные узлы – представляют собой элементы для обслуживания информационных узлов (регистры, ячейки памяти, многоразрядные сумматоры).

4. Типовые функциональные блоки – модули работы с информационными массивами (ОЗУ, ПЗУ).

5. Функциональные устройства – модули работы с информационными массивами и выполняющие несколько функций (ЦП, УВВ).

6. ЭВМ – совокупность устройств для решения задач по поставленным программам.

2. Иерархия конструктивных модулей микропроцессорных систем

Конструктивные модули представляют собой завершенное устройство, как правило, без связи с их функциональным назначением. Выделяют следующие уровни конструктивной иерархии:

1. Навесные элементы – резисторы, транзисторы, интегральные схемы.

2. Печатные узлы – плата с законченной схемой и разъемом для соединения с другими модулям.

3. Блок (панель) – электрически объединенные печатные узлы с общими средствами защиты, питания и коммутации.

4. Рама – совокупность блоков.

5. Стойка – совокупность блоков, панелей и рам с общим корпусом, питанием, управлением и коммутацией.

6. Комплект – завершенное устройство, выполняющее все функции системы обработки информации.

Функциональные и конструктивные модули не совпадают по иерархическим уровням. Обычно более высоким функциональным уровням соответствуют конструктивные модули более низкие.

3. Типовая структура автоматизированной управляющей системы.

Схема управления некоторым технологическим процессом. На вход процесса поступают материалы и энергия. На выходе – продукция и полезная энергия. На процесс воздействует ряд помех. Данные о процессе контролирует микроЭВМ при помощи осведомительных слов (ОС). Управляющая микроЭВМ воздействует на процесс при помощи управляющих слов (УС). Кроме того, в управляющую микроЭВМ поступает информация о потребляемой энергии и материалах процесса, а так же информация о продукции и полезной энергии процесса. Для управления микроЭВМ служит пульт оператора. Связь с другими ЭВМ осуществляется посредством модема.

4. Типы архитектур микропроцессорных систем.

Различают два типа архитектур МПС: Фон-неймановская (Принстонская) и Гарвардская (ФН и ГВ).

Тип архитектуры определяется распределением памяти. В случае ФН архитектуры, программы и данные хранятся в едином адресном пространстве и нет никаких признаков, указывающих на тип информации в ячейках памяти (команды, данные, константы). Содержимое ячеек интерпретируется при их обработке.

Большинство микроЭВМ класса однокристальных микроконтроллеров выполнены по ГВ архитектуре, когда память программ и память данных разделены и имеют свои собственные адресные пространства и способы доступа к ним. Такое разделение позволяет компактно реализовать набор машинных команд и экономно использовать память программ. Различают два набора команд: RISC и CISC.

В процессорах, построенных по ФН архитектуре, обычно используется CISC набор команд. ГВ архитектура характеризуется RISC набором команд, для которых одна команда может выполнять несколько простейших действий, таких как: декремент и проверка на 0, умножение с накоплением и т.д.

ФН: кр580, х86 … ГВ: ВЕ48, ВЕ51, PIC.

Структура процессора, построенного по ФН принципам:

Структура процессора, построенного по ГВ принципам:

В архитектуре ФН типа, в качестве памяти программ (ПП) могут выступать как ПЗУ так и ОЗУ, имеется общий программный счетчик, в ГВ архитектуре, ПП всегда находится в ПЗУ, имеется программный счетчик (PC), указывающий на текущий адрес в ПП и регистр-указатель данных (DPTR), указывающий на ячейку памяти данных (ПД).

Устройства ввода-вывода (УВВ) представляют собой набор адресуемых буферных схем и портов, через которые осуществляется связь с внешними и внутренними аппаратными средствами МПС. УВВ могут адресоваться с помощью специальных команд, когда они изолированы от ПД, либо адресоваться как ячейка ПД.
5. Магистрали микропроцессорных систем

Физически центральный процессор взаимодействует с памятью и устройствами ввода-вывода (УВВ) через единый набор системных шин – внутрисистемную магистраль, состоящую из:

- шины данных Data Bus (DB), по которой выполняется обмен данными между процессором с одной стороны и памятью и УВВ с другой.

- шины адреса Address Bus (AB), используемой для передачи адресов ячеек памяти и УВВ.

- шина управления Control Bus (CB), предназначена для передачи сигналов управления циклами обмена и работой системы.