Иерархия функциональных модулей микропроцессорных систем. Иерархия конструктивных модулей микропроцессорных систем, страница 3

- подключение подчиненных контроллеров через систему прерываний

В состав МС2721 входят:

- микросхема последовательного интерфейса ВВ51А

- две микросхемы параллельного интерфейса ВВ55А, буферизованные и настроенные на выход (А, млС) и вход (В, стС), режимы 0 и 1

- микросхема таймера ВИ53

- контроллер клавиатуры и дисплея ВД79

- контроллер приоритетов прерываний ВИ59А

- дешифратор устройств ввода-вывода использует старший байт адресной шины. Для адресации используется разряды 10-12, разряды 8-9 используются для выбора порта ввода-вывода.

В системе прерываний пользователю предоставлены 6 линий. (занятые линии: пуль управления, таймер)

7. Структура и внешние выводы PIT К1810ВИ54.

Программируемый интервальный таймер (ПИТ) ВИ54 (ВИ54) занимает особое место. Это функционально законченное однокристальное ПУ встраиваемого типа, предназначенное для работы совместно с МП ВМ80. Интервальный таймер ВИ54 решает одну из наиболее общих проблем любой МС -генерацию точных временных интервалов под программным контролем. Микросхема выполнена по п-МОП технологии в 24 вывoднoм корпусе и имеет единственный источник питания +5 В.

В состав БИС (рис.) входят три 16-разрядных вычитающих счетчика (С'Т) с частотой счета по входу CLK (Clock) до 2 МГц. Каждый СТ может работать в одном из шести программно-заданных режимов независимо от других.

Связь ПИТ с МС осуществляется через двунаправленную 8-разрядную шину данных D7-DO под управлением пяти сигналов А1, Al, CS, RD и WR. Обслуживание СТ выполняется параллельно и независимо друг от друга. При подаче питания их состояния и режим работы оказываются неопределенными. Состояния линий A0A1: 00 – канал 0, 01 – канал 1, 10 – канал 2, 11 – управляющее слово.

 

OL – 16и разрядный буферный регистр для запоминания мгновенного значения счетчика CE по команде защелкивания или чтения состояния каналов.

CE – 16и разрядный счетчик, работающий на вычитание по каждому срезу сигнала CLK при линии GATE=1.

CR – 16и разрядный регистр констант пересчета. Загружается при программировании. Содержимое CR передается в счетчик CE для счета в зависимости от режима работы.

RCW – 8и разрядный регистр управляющего слова.

CL – схема управляющей логики. Управляет работой счетчика. Формирует выходной сигнал OUT в зависимости от состояния линий синхронизации CLK, линии GATE и значения регистра управляющего слова RCW.

IDB – внутренняя шина данных.

8. Режимы работы PIT К1810ВИ54.

Режим 0 (прерывание по окончанию счета). По окончании записи CW на выходе OUT устанавливается 0. После загрузки DW счетчик начинает вычитать по каждому срезу CLK. При переходе в 0 на выходе OUT устанавливается 1. Работа CE при этом не останавливается. Перезапуск канала производится при загрузке новых данных DW. Запись первого байта останавливает счет. второй байт запускает новый счет. Вход GATE разрешает счет при высоком и запрещает при низком уровне напряжения.

Режим 1 (программируемый одновибратор). Выход OUT генерирует 0 по первому срезу CLK после фронта GATE и счетчик начинает считать. При переходе CE в 0 на выходе OUT устанавливается 1. Перезагрузка CE во время счета не изменяет длительности текущего импульса. Однако появление нового фронта GATE перезапускает CE с новым или старым значением. Чтение счетчика возможно в любое время.

Режим 2 (генератор частоты). Выход OUT=0 только в течение одного периода входной частоты CLK, который определяется значением DW. Перезагрузка CE не приводит к изменению длительности текущего периода, но влияет на длительность последующего. При подаче на управляющий вход GATE О осуществляется переход в 1 выхода OUT. Фронт GATE запускает CE из начального состояния. Может служить для аппаратной синхронизации счетчика.

Режим 3 (генератор прямоугольных импульсов). На выходе OUT I будет сохраняться до тех пор. пока не закончится одна половина счета. При нечетном DW на протяжении (N + 1) '2 тактов удерживается 1 и на протяжении (N - 1), 2 тактов- 0. При перезагрузке CE новое значение скажется на результат работы только при переходе OUT в другое состояние. В остальном режим подобен предыдущему.