Микропроцессор. Устройства на базе микропроцессоров. Чтение и запись данных. Операции над четырёхразрядным кодом по машинным командам, страница 13

Динамические ОЗУ могут содержать дополнительный вывод (вывод регистрации). Статистические и динамические ОЗУ различаются реализацией ячеек памяти. В статистических ОЗУ ячейка памяти представлена статистическим триггером, в динамических ОЗУ ячейка памяти - паразитная емкость.

Заряд емкости может теряться, поэтому динамическая ОЗУ должна периодически регенерироваться. Т.к. хранителем явл. паразитная емкость, то уменьшается быстродействие, но для хранения информации требуется меньше внутренних транзисторов.

 

              AB

                                                                          T1

                                                                                                                   T2

 

                            ДИ                                   T5

               CS

                                                                               T2                               T4       T6

 

                                                                                                                                                                           N

 

      вх                1                &                                                                &

                                                         T7                                                                         T8

                       D1                D2                                                              D3

 

запись

                                                    1

Каскадная ячейка памяти реализуется на ... триггере из T2,T4, прямые и инверсные выводы триггеров подключаются к выводам выборки, которые управляют транзисторами T7, T8, для активизации данной микросхемы на выходе одной из линии D4 появляется логическая “1” соответствующая ячейка подключается к выборке и информация через Т5 поступает на вход подается записываемый бит если бит = 1., то на выходе схемы D3 появляется 1, отпирается T8, T3 запирается и на истоке T5 устанавливается “1”.

 

                                                           АШ                 Т8                    ДШ

                                          ДШ

       АШ                                                   Т1

 

                                                                           паразитная      шина “1”

                                                             1                  емкость

В динамических ОЗУ ячейка памяти может быть организованна на одной или 3 транзисторах.

...........           ...........          ...........?

 

16                                                                                         АВ

           8080/86                      D1                                                 D8

 

              МП                 А0   64К   1     1           .......         А0   64К    1

.      &     I/O                               .              I/0

                                    .      1                                         .

                                    А15                                            А15

                                        0                                              0

                                                                                                                         DB7