1.2 Исследование и анализ работы запоминающего устройства
с помощью автономных тестов
Для хранения программ и информации, обрабатываемой в процессоре, предназначено ЗУ емкостью 128К ячеек памяти (1К = 210 = 1024) 16-разрядного формата на элементах памяти БИС 565 РУ1.
Блок ЗУ состоит из ТЭЗов сопряжения процессора с запоминающим устройством (СЗУ), формирователя адресных токов (ФАТ) и 16 матриц постоянной памяти (МПП). ТЭЗ МПП представляет собой однородный массив из 36 микросхем памяти, организованных в 4 линейки, каждая емкостью 4−К-разрядный формат, 8 разрядов информационных и один для проверки четности ЗУ. Чтобы получить 16-разрядный формат, необходимо иметь 2 ТЭЗа МПП. Весь блок ЗУ разделен на 8 блоков памяти по 16 × 1024 форматов в каждом. Блоки ЗУ разделены на адреса [2]:
0-й основной блок 00000−173EF;
1-й основной блок 20000−373FF;
1−6-й дополнительный блок 40000−573FF.
Для выбора блока используется сигнал ВБ /0−7/. Дешифратор выбора блока позволяет выбирать 0-й и 1-й основные блоки и даёт разрешение на выбор 1−6-й дополнительных блоков. Для переключения с 1-го по 6-й дополнительные блоки используется регистр ВБ. Информация в регистр ВБ может быть занесена программно, используя М /0−F/ по адресу 77330.
Для сохранения информации, записанной в блоке ЗУ, необходимо производить регенерацию содержимого ячеек памяти с периодом регенерации 1 мс. Для этого на СЗУ имеется счетчик регенерации и автомат регенерации. Счетчик регенерации выдает последовательность импульсов. В автомате регенерации формируются сигналы "коммутатор адреса" /КА/ и "регенерация" /РЕГ/.
В режиме записи и чтения текущий адрес приходит на КА с адресного регистра, а в режиме РЕГ КА адресные входы микросхем памяти подключает к выходам счетчика регенерации, коммутатор последовательно перебирает все строчные адреса 4 линеек к выходам счетчика регенерации.
Для записи информации в блок ЗУ на ТЭЗе СЗУ формируются сигналы З/С и ВК / Выбор кристалла /. На ТЭЗе ФАТ расположены схемы контроля четности, которые позволяют произвести побайтно контроль четности информации.
Регистр блокировки на ТЭЗе ФАТ поволяет побайтно блокировать четность, для этого используются М /9, А/. При неправильном считывании какой-либо ячейки памяти в процессор выдается сигнал аварийного прерывания /ВАП/, с указанием в регистре РСП /А, В/ неисправного байта. Информация с выхода ТЭЗа МПП записывается в буферный регистр /БР/ по сигналу ЗБР.
Чтобы считать информацию из БР, необходимо подать сигнал БР − М.
В связи с тем, что микросхема памяти требует питания −5 В, на ТЭЗе СЗУ имеется формирователь напряжения -5 В.
Для проверки ЗУ могут быть использованы три теста:
1) Николаева;
2) «Быстрик»;
3) «Комбайн».
Тест Николаева. Тест предназначен для проверки памяти, а также схемы контроля четности. Тест занимает адреса 0000A – 0000F, 00018 – 000FF, 20000, 20001. Стартовый адрес 000С8. Время прохождения одного блока равно 3 минуты. Правильный останов 000D9.
Информация о проверяемых блоках записывается в ячейку с адресом 00014. При этом записывается «1» в те разряды, которые соответствуют проверяемым блокам.
Разряды ячейки 00014:
0 бит − 0-й основной блок;
1 бит − 1-й основной блок;
2 бит − 1-й дополнительный блок;
3 бит − 2-й дополнительный блок;
4 бит − 3-й дополнительный блок;
5 бит − 4-й дополнительный блок;
6 бит − 5-й дополнительный блок;
7 бит − 6-й дополнительный блок.
Стандартно в ячейке 00014 записана информация − 000FF − во всех 8 битах «1» − т. е. все блоки отмечены к проверке.
При необходимости можно изменить количество проверяемых блоков, изменив содержимое 00014 ячейки. В маске «1» отметить только те блоки, которые необходимо проверить.
Для того чтобы проверить блок ЗУ без контроля четности, необходимо записать:
Адрес Информация
0002Е − УК − ЗА − 711Д7 УК − ЗН
Для зацикливания программы необходимо записать:
Адрес Информация
000Д9 711С8
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.